Cortadella, Jordi, 1962-....
Cortadella, Jordi
Cortadella, Jordi (Cortadella Fortuny)
Cortadella, J. (Jordi), 1962-
Jordi Cortadella investigador, ORCID: 0000-0001-8114-250X
VIAF ID: 64227134 ( Personal )
Permalink: http://viaf.org/viaf/64227134
Preferred Forms
- 200 _ | ‡a Cortadella ‡b Jordi ‡f 1962-....
-
-
-
- 100 1 _ ‡a Cortadella, J. ‡q (Jordi), ‡d 1962-
-
- 100 1 _ ‡a Cortadella, Jordi
-
- 100 1 _ ‡a Cortadella, Jordi ‡d 1962-
-
-
- 100 1 _ ‡a Cortadella, Jordi, ‡d 1962-....
- 100 0 _ ‡a Jordi Cortadella ‡c investigador, ORCID: 0000-0001-8114-250X
4xx's: Alternate Name Forms (14)
Works
Title | Sources |
---|---|
Algorisme de descomposició i projecció tecnològica de circuits | |
Applications and theory of Petri nets 2004 : 25th international conference, ICATPN 2004, Bologna, Italy, June 21-25, 2004 : proceedings | |
Architectural innovations in the trisc microprocesor | |
Bridging the gap between asynchronous design and designers : tutorial T6 : January 6, 2004 | |
Composició de xarxes de Petri per a la síntesi de sistemes concurrents | |
Concurrency and hardware design : advances in Petri nets | |
Cover approximations for the synthesis of speed-independent circuits | |
Crosstalk noise avoidance in asynchronous circuits | |
Descripció de xarxes de Petri amb VHDL | |
Disseny automàtic de circuits asíncrons VLSI a partir d'un llenguatge de comunicació entre processos | |
Disseny d'arquitectures VLSI : notes de curs (disseny físic) | |
Disseny de memòries d'instruccions per a processadors segmentats | |
Entorn per optimització i generació de codi | |
Entorno de simulación de un computador pedagógico | |
Etnologia de la península ibèrica | |
Exploiting the locality of memory references to reduce the address bus energy | |
Flujo de diseño asíncrono con la biblioteca DCVSL_LIB para ES2 ECPD10 | |
An Instruction unit for eliminating branch execution in pipelined processors | |
Keeping control transfer instructions out of the pipeline in architectures without condition code | |
Logic decomposition of incompletely specified functions | |
Logic design of asynchronous circuits : Tutorial 8 | |
Logic synthesis for asynchronous controllers and interfaces | |
Logic synthesis techniques for high-speed circuits | |
Mecanismos para la ejecución eficiente de los saltos en arquitecturas RISC | |
Methodology and tools for state encoding in asynchronous circuit synthesis | |
On the realization of reactive systems | |
Petrify | |
Reduced instruction caches for load-store architectures | |
A relational view of subgraph isomorphism | |
Relative timing based verification of concurrent systems | |
La république romaine | |
Resolución de un problema de programación lineal de variable binaria mediante diagramas de decisión binaria | |
Síntesi d'alt nivell de circuits asíncrons | |
Síntesis de circuitos asíncronos mediante la traducción de cicuitos de sincronización a redes de Petri | |
Structural methods for the synthesis of well-formed concurrent specifications | |
Task generation and compile-time scheduling for mixed data-control embedded doftware | |
Lo viejo y lo nuevo en las sociedades antiguas : homenaje a Alberto Prieto : XXXVI coloquio del GIREA | |
VolDmi : plataforma de modelatge i visualització de volum |