Zajc, Baldomir
Baldomir Zajc
VIAF ID: 273788066 ( Personal )
Permalink: http://viaf.org/viaf/273788066
Preferred Forms
- 100 0 _ ‡a Baldomir Zajc
-
- 100 1 _ ‡a Zajc, Baldomir
-
- 100 1 0 ‡a Zajc, Baldomir
- 100 1 _ ‡a Zajc, Baldomir
-
-
- 100 1 _ ‡a Zajc, Baldomir
-
4xx's: Alternate Name Forms (3)
Works
Title | Sources |
---|---|
Computer as a tool | |
Diplomsko delo | |
Electronics, control and rebotics, telecommunications, computer techniques, education | |
Elektrotehnika | |
Enokartični mikroračunalnik | |
ERK 2012 | |
EUROCON 2003 | |
Integrated circuits for automatic control of crossroads. | |
Integrirani nadzorni in krmilni mikrosistem : magistrska naloga | |
Integrirano vezje za krmiljenje semaforiziranega križišča | |
Med. Eletrotech. Conf. (6th : 1991 : Ljubljana, Slovenia). 6th Mediterranean ... c1991: | |
Načrtovanje digitalnih vezij s polji logičnih vrat | |
Polprevodniški elementi | |
Proceedings | |
Programabilni sistem za emulacijo digitalnih vezij : diplomska naloga | |
Programmable prototyping system for image processing | |
Računalniška minimizacija logičnih funkcij na osebnem računalniku : zaključna naloga | |
Računalniška simulacija sistoličnega polja : diplomska naloga | |
Rapid prototyping technology in digital circuits design education | |
Razmestitev perifernih celic integriranega vezja : zaključna naloga | |
Razvoj polprevodniške elektronike do današnjih dni = Development of semiconductor electonics till nowdays | |
Rekonfiguracijski sistem za prototipno implementacijo algoritmov za obdelavo slik. | |
Research and development at the Faculty of Electrical Engineering in Ljubljana. | |
Serijski vmesnik v programabilnem vezju : zaključna naloga | |
Silicon integrated adaptive LMS echo canceller with provision for variable step size | |
Simulacija funkcijskih napak v digitalnih integriranih vezjih | |
Sinteza nelinearnega modela za velike signale na osnovi optimalnih linearnih modelov. | |
Sistem za avtomatizirano vizualno pregledovanje grelnih plošč | |
Sistemi za upravljanje administrativnih postopkov v integralnem transportu : diplomska naloga | |
Snovanje domačih računalniških struktur in sistemov | |
Sočasno načrtovanje strojne in programske izvedbe video aplikacij v realnem času z uporabo konfigurabilne prototipne platforme | |
Synthesis and simulation of HW/SW systems with performance estimation | |
Temperaturna stabilizacija delovne točke za GaAs laser s kontinuiranim sevanjem : zaključna naloga | |
Teoretični model za oceno povezljivosti FPGA vezij : diplomska naloga | |
Test generation based on the fuctionality fault model | |
Test generation for technology-specific multi-faults based on detectable perturbations | |
Testiranje kombinacijskih vezij | |
Topološka analiza strukture logičnega vezja : diplomska naloga | |
Ultrazvočni merilnik nivoja : zaključna naloga | |
A unified cost model for mini-cut partitioning with replication applied to optimization of large heterogeneous FPGA partitions | |
Univerzalni EPROM programator : zaključna naloga | |
Verižne nabojsko sklopljene strukture : diplomska naloga | |
Vezja s svetlobno PIN diodo : diplomska naloga | |
Vezje za kodiranje in dekodiranje : zaključna naloga | |
VHDL opis gradnikov 8-bitnih mikroprocesorskih vezij : diplomska naloga | |
Vmesnik ATM za sistem SI 2000 na sejmu TELECOM 99 v Ženevi | |
Vmesnik med prototipnim FPGA sistemom in računalnikom : diplomska naloga | |
Vmesnik za merjenje časovnega poteka fluorescence | |
Vpliv razvejanih ionov na potek in kinetiko adicijske polimerizacije | |
Wirebility analysis in FPGA designs. | |
Zbornik Šestnajste mednarodne Elektrotehniške in računalniške konference ERK 2007, 24. -26. september 2007, Portorož, Slovenija |