Pillement, Sébastien, 19..- ..
![Sudoc [ABES], France](/viaf/images/flags/SUDOC.png "Sudoc [ABES], France")
Sebastien Pillement researcher
VIAF ID: 172990316 ( Personal )
Permalink: http://viaf.org/viaf/172990316
Preferred Forms
4xx's: Alternate Name Forms (1)
Works
| Title | Sources |
|---|---|
| Adaptabilité de Time Sensitive Networking aux exigences de l'industrie aérospatiale |
|
| Approches, Stratégies, et Implémentations de Protections Mémoire dans les Systèmes Embarqués Critiques et Contraints |
|
| Changement de contexte matériel sur FPGA, entre équipements reconfigurables et hétérogènes dans un environnement de calcul distribué |
|
| CoDesign traduction du langage C en un langage de description matérielle |
|
| Conception et programmation efficace de systèmes multiprocesseurs sur puce. |
|
| Defining and using virtual platforms traces captured for debugging MPSoCs. |
|
| Définition et utilisation de traces issues de plateformes virtuelles pour le débogage des MPSoCs |
|
| Déploiement à la volée d'appllications flot de données dynamiques sur plateforme multiprocesseurs hétérogène. |
|
| Déploiement d'applications parallèles sur une architecture distribuée matériellement reconfigurable |
|
| A design flow to automatically Generate on chip monitors during high-level synthesis of Hardware accelarators |
|
| Design of mechanisms for filtering and isolations of industrial protocols |
|
| Design under constraints of Dependability and Energy for Wireless Sensor Network |
|
| Détection d'intrusions dans les objets connectés par des techniques d'apprentissage automatique : étude dans les domaines de l'éducation et des voitures connectées |
|
| Développement des acquis de la plateforme générique pour véhicule intelligent dans le domaine des calculateurs reconfigurables en vue d’accroître la sécurité de fonctionnement. |
|
| Développement d'un contrôleur dynamique de ressources allocation pour des FPGA partiellement reconfigurables. |
|
| Efficient design and programming of multiple processors system on chip architectures |
|
| Embedded computing architecture with dynamic hardware reconfiguration for intelligent automotive systems |
|
| Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks |
|
| Étude et conception de mécanismes de rupture et de filtrage de protocoles industriels. |
|
| Evaluation de la sûreté des systèmes aéronautiques grâce aux plateformes virtuelles |
|
| Évaluation et considération de la sécurité dans les systèmes de gestion d’architectures multi-coeurs. |
|
| Executing secured virtual machines within a Manycore architecture. |
|
| Exécution sécurisée de plusieurs machines virtuelles sur une plateforme Manycore |
|
| Fast and Accurate Performance Models for Probabilistic Timing Analysis of SDFGs on MPSoCs |
|
| FAST PROTOTYPING AND DESIGN FLOW FOR INTEGRATED CIRCUITS. |
|
| Fault mitigation strategies for reliable FPGA architectures |
|
| Un flot de conception pour générer automatiquement des moniteurs sur puce pendant la synthèse de haut niveau d'accélérateurs matériels. |
|
| FTUC: A Flooding Tree Uneven Clustering Protocol for a Wireless Sensor Network. |
|
| Gestion en ligne pour l'efficacité énergétique des systèmes multi-coeurs. |
|
| Hardware task context switch on FPGA between heterogeneous reconfigurable devices in a cloud-FPGA environment. |
|
| Intégration des réseaux sur silicium : optimisation des preformances des couches physique et liaison |
|
| Low Power Design Methodology and Photonics Networks on Chip for Multiprocessor System on Chip |
|
| Method for connected devices lifetime estimation. |
|
| Méthode d'estimation de la durée de vie des objets connectés |
|
| Methodologies d'evaluation et de prototypage des systemes numeriques integres |
|
| Model-driven architecture exploration for fault tolerance improvement |
|
| Modèles de performance précis et rapides pour l’analyse probabiliste des propriétés temporelles de SDFGs sur MPSoCs. |
|
| Network Intrusion detection in IoT devices using machine learning techniques : a study in education and connected cars. |
|
| Network-on-Chip design : performance optimisation of physical and data layers. |
|
| NoC adaptatif pour SoC reconfigurable. |
|
| Réalisation d'un système d'exploitation pour l'architecture reconfigurable dynamiquement OLLAF |
|
| Réflexions autour de la méthodologie de vérification des circuits multi-horloges : analyse qualitative et automatisation |
|
| Run-Time Management for Energy Efficiency of Cluster-Based Multi/Many Core Systems |
|
| Runtime mapping of dynamic dataflow applications on heterogeneous multiprocessor platforms |
|
| Safe and programmable real-time embedded system. |
|
| Safety Evaluation of Aircraft Systems using Virtual Platforms. |
|
| SEEPROC : a reconfigurable data path processor model for embedded image processing. |
|
| SEEPROC : un modèle de processeur à chemin de données reconfigurable pour le traitement d'images embarqué |
|
| SENTAUR. |
|
| Spectrum sensing techniques in cognitive wireless sensor networks |
|
| Stratégies de tolérance aux fautes pour des architecture fiables de circuits reconfigurables. |
|
| Suitability of Time Sensitive Networking for spacecraft industry requirement. |
|
| Support des communications dans des architectures multicœurs par l'intermédiaire de mécanismes matériels et d'interfaces de programmation standardisées |
|
| Synthèse de plateformes d’émulation et évaluation de NoCs pour les systèmes embarqués : vers les réseaux du futur. |
|
| Systèmes embarqués temps réel fiables et adaptables |
|
| Systèmes intégrés adaptatifs ultra basse consommation pour l'Internet des Objets |
|
| Techniques de détection du spectre dans les réseaux cognitifs de capteurs sans fil. |
|
| Ultra Low-Power Integrated Systems for the Internet-of-Things. |
|
| Utilisation de langages de construction matérielle pour une exploration flexible des espaces de conception sur FPGA. |
|
