Rouzeyre, Bruno
VIAF ID: 172177186 (Personal)
Permalink: http://viaf.org/viaf/172177186
Preferred Forms
-
100 1 _ ‡a Rouzeyre, Bruno
Works
Title | Sources |
---|---|
Analyse par Canaux Auxiliaires Non-Supervisée Basée sur l'Information Mutuelle et son Estimation Neurale. |
![]() |
Authentification de puces électroniques par des approches RF et THz non intrusives |
![]() |
Conception de machines probabilistes dédiées aux inférences bayésiennes |
![]() |
Conception en vue de test : du niveau comportemental au niveau transferts de registres |
![]() |
Confiance matérielle : solutions de conception de verrouillage numérique |
![]() |
Considering ways of failure analysis and their use in the security evaluation of the information processing circuits. |
![]() |
Contributions to the security of integrated circuits against side-channel attacks. |
![]() |
Corrosion properties of 17-4 PH martensitic stainless steel obtained by additive manufacturing. |
![]() |
Design and prototyping of robust architectures for UHF RFID Tags. |
![]() |
Design flow and formal models for desynchronization of synchronous designs. |
![]() |
Design flow for ultra-low power : non-uniform sampling and asynchronous circuits. |
![]() |
Design, Parallel Simulation and Implementation of High-Performance Fault-Tolerant Network-on-Chip Architectures. |
![]() |
Détection et prévention de Cheval de Troie Matériel (CTM) par des méthodes Orientées Test Logique |
![]() |
Durabilité de l'acier inoxydable martensitique 17-4 PH obtenu par fabrication additive |
![]() |
Étude des techniques d'analyse de défaillance et de leur utilisation dans le cadre de l'évaluation de la sécurité des composants de traitement de l'information |
![]() |
Etude et implémentation de mécanismes de protection d'exécution d'applications embarquées |
![]() |
Évaluation de méthodes faible consommation contre les attaques matérielles |
![]() |
Fault injections by laser impulsion in secured microcontrollers. |
![]() |
Flot de conception pour l'ultra faible consommation : échantillonnage non-uniforme et électronique asynchrone |
![]() |
Hardware Trojan Detection and Prevention through Logic Testing. |
![]() |
Hardware Trust : Design Solutions for Logic Locking. |
![]() |
Hybridation CMOS/STT-MRAM des circuits intégrés pour la sécurité matérielle de l'Internet des Objets |
![]() |
Interface graphique pour la CAO des systèmes représentés par des graphes |
![]() |
Méthodologie d’injection de fautes par médium électromagnétique sur Systèmes sur Puces et analyse de leur propagation dans des architectures complexes. |
![]() |
Méthodologie et développement de solutions pour la sécurisation des circuits numériques face aux attaques en tensions |
![]() |
Methodology and design of solutions to secure digital circuits against power attacks. |
![]() |
A methodology to localise EMFI areas on Microcontrollers |
![]() |
Modeling of electromagnetic fault injection on secure integrated circuit and countermeasures. |
![]() |
Modélisation de fautes utilisant la description RTL de microarchitectures pour l'analyse de vulnérabilité conjointe matérielle-logicielle |
![]() |
Modélisation et caractérisation des fonctions non clonables physiquement. |
![]() |
Modelling and characterization of physically unclonable functions |
![]() |
Monitoring of temperature effects on CMOS memories |
![]() |
NON-DESTRUCTIVE DETECTION OF HARDWARE TROJANS IN INTEGRATED CIRCUITS. |
![]() |
On-chip voltage measurement system for counterfeits and hardware Trojans detection. |
![]() |
Partial hardware reverse engineering applied to fine grained laser fault injection and efficient hardware trojans detection. |
![]() |
Physical cryptanalysis of security chip using LASER sources. |
![]() |
Protecting the content of externals memories in embedded systems, hardware aspect. |
![]() |
Protection du contenu des mémoires externes dans les systèmes embarqués, aspect matériel |
![]() |
Recherche opérationnelle et optimisation pour la conception testable de circuits intégrés complexes |
![]() |
Réflexions autour de la méthodologie de vérification des circuits multi-horloges : analyse qualitative et automatisation |
![]() |
Resistance to fault attacks for cryptographic circuits. |
![]() |
Rétro-conception matérielle partielle appliquée à l'injection ciblée de fautes laser et à la détection efficace de Chevaux de Troie Matériels |
![]() |
RTL modeling of laser attacks for early evaluation of secure ICs and countermeasure design. |
![]() |
Sécurisation d'un environnement matériel de confiance (Trusted Execution Environement). |
![]() |
Simulation et modélisation des effets de l'injection de fautes laser sur les circuits intégrés. |
![]() |
Synthèse de contrôleurs séquentiels QDI faible consommation prouvés corrects |
![]() |
Synthesis of low power QDI sequential controllers proved correct. |
![]() |
Système embarque de mesure de la tension pour la détection de contrefaçons et de chevaux de Troie matériels |
![]() |
Techniques formelles pour la preuve d'équivalence de circuits séquentiels |
![]() |
Techniques pour la sécurisation des infrastructures de test. |
![]() |
TEST AND DESIGN OF DIGITAL INTEGRATED CIRCUITS : FROM BEHAVIORAL TO REGISTER TRANSFER LEVEL. |
![]() |
test and side-channel analysis of asynchronous circuits |
![]() |
Test data compression for integrated systems architecture based on bus or network and test cost reduction. |
![]() |
Test des systèmes sur puce : ordonnancement et exploration de l'espace des solutions architecturales |
![]() |
Test et analyse par canaux cachés sur circuits asynchrones. |
![]() |
Test intégré de circuits cryptographiques |
![]() |
Testability of secure ICs, anglais |
![]() |
Testability versus Security : New scan-based attacks & countermeasures. |
![]() |
Tests for SoCs : Scheduling and architectural solutions. |
![]() |
Theory and hardware implementation of probabilistic machines. |
![]() |
Unsupervised Side-Channel Analysis Based on Mutual Information and its Neural Estimation |
![]() |