Etiemble, Daniel, 1947-....
![Sudoc [ABES], France](/viaf/images/flags/SUDOC.png "Sudoc [ABES], France")
Etiemble, Daniel
Etiemble, D. (Daniel), 1947-
Etiemble, D.
VIAF ID: 112504954 (Personal)
Permalink: http://viaf.org/viaf/112504954
Preferred Forms
-
200 _ |
‡a
Etiemble
‡b
Daniel
-
100 1 _ ‡a Etiemble, D.
-
100 1 _ ‡a Etiemble, D. ‡q (Daniel), ‡d 1947-
-
100 1 0
‡a
Etiemble, D.
‡q
(Daniel),
‡d
1947-
-
100 1 _ ‡a Etiemble, D. ‡q (Daniel), ‡d 1947-
-
100 1 _ ‡a Etiemble, Daniel
-
100 1 _
‡a
Etiemble, Daniel
-
100 1 _ ‡a Etiemble, Daniel ‡d (1947- ).
-
100 1 _ ‡a Etiemble, Daniel, ‡d 1947-
-
100 1 _
‡a
Etiemble, Daniel,
‡d
1947-....
4xx's: Alternate Name Forms (4)
Works
| Title | Sources |
|---|---|
| Architecture des ordinateurs notes de cours pour la licence d'informatique [1989-1990] |
|
| Architecture des ordinateurs : une approche quantitative |
|
| ARCHITECTURES PARALLELES POUR LA 3D A BASE DE COMPOSANTS FAIBLES COUTS |
|
| COMPARISON OF DIFFERENT LOGIC FAMILIES USED TO DESIGN MICROPROCESSORS. |
|
| La conception de systèmes avec FPGA : bonnes pratiques pour le développement collaboratif |
|
| Contribution à la sécurité des systèmes d'exploitation et des microprocesseurs |
|
| Contribution à l'étude et à la modélisation des circuits logiques : Application à la logique de type TTL bas niveau |
|
| CONTRIBUTION TO COMPARISON OF PERFORMANCES SI AND GAAS TECHNOLOGIES FOR LOGIC CIRCUITS. |
|
| Contrôler la variabilité du temps d’exécution en utilisant COTS pour les systèmes Safety-critical. |
|
| Débruitage vidéo temps réel pour systèmes embarqués |
|
| Dependable Reconfigurable Processor Array (RPA). |
|
| Design of an exact arithmetic processor core. |
|
| DESIGN OF INTEGRATED CIRCUITS IN MULTIVALUED LOGIC IN CURRENT MODE. |
|
| Développement d'algorithmes d'imagerie et de reconstruction sur architectures à unités de traitements parallèles pour des applications en contrôle non destructif |
|
| ECM : the first european congress of mathematics abstractsrésumés, Paris, 6-10 juillet 1992 |
|
| Efficient Connected Component Labeling Algorithms for High Performance Architectures. |
|
| Energy consumption optimization in mobile systems by user needs analysis. |
|
| Erbium : réconcilier les langages, les supports d'exécution, la compilation, et les optimisations pour calculs sur des flux de données. |
|
| Erbium : Reconciling languages, runtimes, compilation and optimizations for streaming applications |
|
| Étude de deux solutions pour le support matériel de la programmation parallèle dans les multiprocesseurs intégrés : vol de travail et mémoires transactionnelles |
|
| Étude des mécanismes de communication pour une machine massivement parallèle : MEGA |
|
| ETUDE DU PRECHARGEMENT DE DONNEES SUR LES CACHES DE SECOND NIVEAU DANS LES PROCESSEURS SUPERSCALAIRES |
|
| Étude d'un cœur de processeur pour l'arithmétique exacte |
|
| ETUDE ET CONCEPTION DES CIRCUITS DE TEST EN TECHNOLOGIE BIPOLAIRE GAAS |
|
| Etude et mise en œuvre d’une architecture multiprocesseur constituée de ressources de calculs multitâches pour les systèmes embarqués. |
|
| Etude et optimisation d'algorithmes pour le suivi d'objets couleur |
|
| FPGA design : best practices for team-based design |
|
| From Cyclo-Static Process Networks to Code Generation for Multidimensional Software Pipelining. |
|
| Hiérarchie mémoire dans les systèmes intégrés multiprocesseurs construits autour de réseaux sur puce |
|
| Impact des transformations algorithmiques sur la synthèse de haut niveau : application au traitement du signal et des images |
|
| Impact of algorithmic transforms for High Level Synthesis (HLS) : application to signal and image processing. |
|
| Memory hierarchy in embedded multiprocessor system built around networks on chip. |
|
| A Method for integrated circuit development. |
|
| Une méthode de mise au point des circuits intégrés |
|
| Méthodologies de conception pour multiprocesseurs sur circuits logiques programmables |
|
| Microarchitectures pour la sauvegarde incrémentale, robuste et efficace dans les systèmes à alimentation intermittente. |
|
| MODIC: CAD SYSTEM ON PERSONAL COMPUTER FOR TEACHING INTEGRATED CIRCUIT DESIGN AND CAD SOFTWARES. |
|
| MODIC : SYSTEME DE CAO SUR ORDINATEUR PERSONNEL POUR L'ENSEIGNEMENT DE LA CONCEPTION DE CIRCUITSINTEGRES ET DE LOGICIELS DE CAO |
|
| Network coding for quality of service in wireless multi-hop networks |
|
| Optimisation de la consommation d'énergie des systèmes mobiles par l'analyse des besoins de l'utilisateur |
|
| OPTIMISATION OF COMMUNICATIONS FOR A SYNCHRONOUS SPMD EXECUTION MODEL. |
|
| Optimizing multimedia codes for embedded systems. |
|
| Ordonnancement d'applications à flux de données pour les MPSoC embarqués hybrides comprenant des unités de calcul programmables et des accélérateurs matériels |
|
| PARLE '92, parallel architectures and languages Europe : 4th International PARLE Conference, Paris, France, June 15-18, 1992 : proceedings |
|
| Performance study of the hcmos 3 and hcmos 4 technologies. |
|
| PERFORMANCES ET METHODOLOGIES D'IMPLANTATION DES TECHNOLOGIES BICMOS |
|
| Principes d'électronique : cours de référence, 850 exercices et problèmes, 650 QCM d'auto-évaluation, + de 350 modèles de circuits à télécharger |
|
| Un processeur VLSI pour les opérations de bases de données |
|
| Programmation des architectures hiérarchiques et hétérogènes |
|
| Programming hierarxchical and heterogenous machines. |
|
| PTAH: DESIGN OF A MASSIVELY PARALLEL ARCHITECTURE BASED ON BALANCED RESOURCES AND COMPILED COMMUNICATIONS. |
|
| REAL TIME LOW LEVEL IMAGE PROCESSING AND PROGRAMMABLE CIRCUITS. |
|
| Représentation dynamique de la liste des copies pour le passage à l'échelle des protocoles de cohérence de cache |
|
| Scalable cache coherence protocols for energy-efficient shared memory manycore processors. |
|
| Scheduling of dynamic streaming applications on hybrid embedded MPSoCs comprising programmable computing units and hardware accelerators. |
|
| Spectral finite element code parallelization. Application to non-destructive ultrasonic testing.. |
|
| Squelettes algorithmiques asynchrones : application aux langages orientés domaine |
|
| Stratégie de fiabilisation au niveau système des architectures MPSoC |
|
| Structure des ordinateurs / Daniel Etiemble et Michel Israël |
|
| Study and design of a manycore architecture with multithreaded processors for dynamic embedded applications |
|
| Study and design of benchmark integrated circuits using gaas/gaalas heterojunction bipolar transistors. |
|
| A study of data prefetching schemes for the second-level cache with superscalar processors. |
|
| Study of two solutions for hardware support of parallel programming in integrated multiprocessors : work-stealing and transactional memory. |
|
| System-on-chip design flow for Software Defined Radio. |
|
| Towards compression at all levels in the memory hierarchy |
|
| TRAITEMENT BAS NIVEAU D'IMAGES EN TEMPS REEL ET CIRCUITS RECONFIGURABLES |
|
| TRANSMITTER MODULE DESIGN AND REALISATION FOR HIGH BIT RATE OPTICAL COMMUNICATION WITH GAAS HETEROJUCTION BIPOLAR TRANSISTOR. |
|
| Vers la compression à tous les niveaux de la hiérarchie de la mémoire. |
|
| A VLSI processor for database management. |
|
