Mehrez, Habib, 1955-....
Mehrez, Habib
VIAF ID: 186081839 ( Personal )
Permalink: http://viaf.org/viaf/186081839
Preferred Forms
-
-
- 100 1 _ ‡a Mehrez, Habib
-
- 100 1 _ ‡a Mehrez, Habib
- 100 1 _ ‡a Mehrez, Habib, ‡d 1955-....
4xx's: Alternate Name Forms (1)
Works
Title | Sources |
---|---|
Aide au concepteur pour la génération de masques analogiques, réutilisables et optimisés, en technologie CMOS nanométrique | |
Application-specific mesh-based heterogeneous FPGA architectures, 2011: | |
Autocalibration d'un convertisseur analogique-numérique pipeline | |
Automatic optimization of arithmetical data-paths thanks to the use of redunctant number system. | |
Contribution à la conception de processeurs d'analyse de signaux à large bande dans le domaine temps-fréquence : l'architecture F-TFR | |
Contributions à la diminution de consommation des circuits numériques | |
Découverte causale sur des jeux de données classiques et temporels. Application à des modèles biologiques | |
Design and implementation of image processing and compression algorithms for a miniature embedded eye tracking system | |
Design and optimization of reconfigurable architectures : the FPGA family. | |
A DESIGN METHODOLOGY FOR GENERIC VLSI ARCHITECTURES DEDICATED TO NUMERICAL PROCESSING. | |
Design of an optimized latency network on chip. | |
Designer-assisted, Reusable and Optimized Analog Layout Generation For Nanometric CMOS Era. | |
Développement et implémentation d'algorithmes de traitement et de compression d'images pour un système embarqué miniaturisé d'oculométrie. | |
Durcissement de circuits logiques reconfigurables | |
Energy consumption estimation and optimisation in architectural descriptions of complex integrated systems. | |
Étude d'un cœur de processeur pour l'arithmétique exacte | |
Exploration et optimisation d'architectures FPGA arborescentes | |
F-RISC: A RISC MODULARY MACHINE INCLUDING A FLOATING POINT UNIT. DESIGN METHODOLOGY FROM INSTRUCTION SET TO VLSI IMPLEMENTATION. | |
F-RISC : MACHINE RISC MODULAIRE INTEGRANT UNE UNITE FLOTTANTE. METHODOLOGIE DE CONCEPTION DU JEU D'INSTRUCTIONS AUX DESSINS DES MASQUES | |
THE F-RISC MICROPROCESSOR : HIGH LEVEL ARCHITECTURE AND PROGRAMMING ENVIRONMENT. | |
Hardening basic blocks in a mesh of clusters FPGA. | |
Hardware architecture for discrete stochastic arithmetic. | |
Haute performance tridimensionnelle à base de FPGA Arborescents Architecture à l'aide de la technologie 3D processus. | |
Low-cost countermeasures against physical attacks on cryptographic algorithms implemented on altera FPGAs. | |
Une méthodologie de conception pour l'immunisation des circuits intégrés HV/HT contre les couplages de substrat pour les applications automobiles | |
Méthodologie d'optimisation d'architectures pour applications mutuellement exclusives | |
Methodology for Substrate Parasitic Modeling in HV/HT Smart Power Technology - Application to Automotive Industry. | |
Methodology of Multi-FPGA Prototyping Platform Generation. | |
Methods and architectures based on modular redundancy for fault-tolerant combinational circuits. | |
Nested loop parallelism to optimize execution time and code size. | |
On vlsi pipelines architectures for data flow numerical algorithms in both fixed and floating point arithmetic representations. | |
Ondelette discrète logarithmique transformée pour une compression d'image médicale de grande qualité. | |
OPTIMISATIONS DES CHEMINS DE DONNEES ARITHMETIQUES PAR L'UTILISATION DE PLUSIEURS SYSTEMES DE NUMERATION | |
OUTILS D'AIDE A LA SYNTHESE D'ARCHITECTURE VLSI AUTO-TESTABLES. ALGORITHMES DE GENERATION DE VECTEURS DE TEST DETERMINISTES ET MIXTES | |
Parallélisme des nids de boucles pour l'optimisation du temps d'exécution et de la taille du code | |
Place and route for mixed signal CMOS circuit. | |
Placement and routing tools to secure FPGA architectures against DPA attacks. | |
Placement et routage de circuits mixtes analogiques-numériques CMOS | |
Prévision des effets de vieillissement par électromigration dans les circuits intégrés CMOS en noeuds technologiques submicroniques. | |
PRINCIPE, MODELE ET REALISATION D'UN SERVEUR DE COHERENCE DANS UN ENVIRONNEMENT DE CONCEPTION VLSI MULTI-UTILISATEURS ET MULTI-MACHINES | |
PRINCIPLE, MODEL AND IMPLEMENTATION OF A CONSISTENCY SERVER IN A MULTI-USERS AND MULTI-PLATFORMS VLSI CAD SYSTEM. | |
Résistance des circuits cryptographiques aux attaques en faute | |
Robust design of deep-submicron digital circuits. | |
Specification Platform for Library IP Development. | |
Structured synthesis of analog integrated circuits enforcing designer knowledge reuse : towards an industrial perspective. | |
Study and classification of algorithms of the fast Fourier transformation : application to the design of a butterfly FFT integrated circuit; arithmetic unit of a FFT processor. | |
Study and specification of a configurable DSP processor for embedded systems. | |
Synthèse d'architectures de circuits FPGA tolérants aux défauts | |
Synthèse structurée des circuits analogiques intégrés capitalisant la connaissance du concepteur : vers une perspective industrielle | |
System-level modeling and simulation of microelectromechanical systems for multi-physics virtual prototyping in SystemC-AMS. | |
System-level security modeling and analysis of cryptographic primitives. | |
TAUMMI : UN SYSTEME DE GENERATION DE VECTEURS, DE SIMULATION DE FAUTES ET DE COMPILATION EN VUE DU TEST UTILISANT UNE METHODE LOCALEMENT EXHAUSTIVE | |
Techniques de multiplexage pour un système d'émulation et de prototypage rapide à base de FPGA | |
La technologie FD-SOI, une opportunité pour la conception de circuits asynchrones énergétiquement efficients. | |
Three-Dimensional Design Methodologies for Tree-based FPGA Architecture | |
Toward new Real-time operating system providing reliability for dynamically reconfigurable systems. | |
Transmitter design in the 60 GHz frequency band | |
Vers des nouveaux services RTOS offrant la fiabilisation des systèmes reconfigurable dynamiquement | |
Vol. 2. |