Algorithmes data-parallèles irréguliers appliqués à la simulation électromagnétique tridimentionnelle |
|
Algorithmes, langages et architectures vectoriels : le projet WEST |
|
Une approche orientée modèle pour la parallélisation d'un code de calcul éléments finis |
|
Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC |
|
Une architecture évolutive flexible et reconfigurable dynamiquement pour les systèmes embarqués haute performance |
|
Architectures et algorithmes parallèles pour les méthodes Monte Carlo en physique des particules |
|
Clock based SoC design, towards a design space exploration in MARTE. |
|
Co-design of the H264 application and implantation on a GALS-NoC. |
|
Co-design process software-hardware model driven. |
|
Conception de SoC à base d'horloges abstraites : vers l'exploration d'architectures en MARTE |
|
Conception et analyse pour les applications multi-horloges et à traitements intensifs de données sur des systèmes-sur-puce multiprocesseurs |
|
Contributions aux environnements de programmation pour le calcul intensif |
|
Data-parallel explicit languages. |
|
Data redistribution algorithms : application to distributed parallel file system. |
|
Design and analysis for multi-clock and data-intensive applications on multiprocessor systems-on-chip |
|
Dynamic Data Distribution On Simd Machine. |
|
Dynamic distributed functional simulation environment for embedded systems. |
|
Dynamic reconfiguration and low power design : towards self-adaptive massively parallel embedded systems |
|
Envrionnement [sic] fonctionnel distribué et dynamique pour systèmes embarqués |
|
Exécution asynchrone de programmes synchrones par transformations automatiques : application au traitement d'images temps-réel |
|
Functionnal simulation of SoC applied to intensive signal processing applications : a model driven approach. |
|
GASPARD : un environnement de programmation parallèle visuel |
|
High level modeling of control in systematic and data parallel processing applications. |
|
HPF-Builder : un environnement visuel de placement et distribution dédié à HPF |
|
MAD : une machine virtuelle vectorielle : conséquences sur l'architecture des machines vectorielles |
|
MARTE based model driven design methodology for targeting dynamically reconfigurable FPGA based SoCs |
|
Méthode de conception rapide d’architecture massivement parallèle sur puce : de la modélisation à l’expérimentation sur FPGA |
|
Une méthodologie de conception dirigée par les modèles en MARTE pour cibler les systèmes sur puce basés sur les FPGA dynamiquement reconfigurables. |
|
Une méthodologie multi-critères pour l'évaluation de performance appliquée aux architectures de réseaux d'interconnexion multi-étages |
|
A methodology to develop high performance applications on GPGPU architectures : application to simulation of electrical machines |
|
A model drived engineering based design flow for systematic signal processing applications implemented on FPGA. |
|
A model driven approach to parallelize finite element method. |
|
Un modèle de fonctionnement désordonné pour les systèmes multiprocesseurs pipelines vectoriels à mémoires partagées : définition, modélisation et proposition d'architecture |
|
Un modèle réactif basé sur MARTE dédié au calcul intensif à parallélisme de données : transformation vers le modèle synchrone |
|
Modélisation à haut niveau du contrôle dans des applications de traitement systématique à parallélisme massif |
|
Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation. |
|
Ordonnancement de systèmes parallèles temps réel : de la modélisation à la mise en oeuvre par l'ingénierie dirigée par les modèles |
|
Parallel reconfigurable hardware architectures for video processing applications. |
|
Parallélisation multimodèle d'une méthode de Monte Carlo appliquée à la simulation bidimensionnelle de transistors à effet de champ |
|
Planification de chemin d'hélicoptères sur une architecture hétérogène CPU FPGA haute performance |
|
Principe de compilation d'un langage de traitement de signal |
|
Processus de conception conjointe logiciel matériel dirigés par les modèles |
|
Programmation géométrique à parallélisme de données : modèle, langage et compilation |
|
A rapid design method of a massively parallel System on Chip : from modeling to FPGA implementation. |
|
RenPar '7 : actes |
|
Scheduling for real-time parallel systems : from modeling to implementation using model-driven engineering. |
|
Une simulation fonctionnelle d'un système monopuce dédié au traitement du signal intensif : une approche dirigée par les modèles |
|
System-Level Power Estimation Methodology for MPSoC based Platforms. |
|
Traceability to adjust models and correct transformations. |
|
Transformations de modèles et interopérabilité dans la conception de systèmes hétérogènes sur puce à base d'IP |
|
Unified modelling of repetitive aspects in software/hardware codesign of high performance systems on chip. |
|
Vers une nouvelle génération de systèmes de test et de simulation avionique dynamiquement reconfigurables |
|
Vers une reconfiguration dynamique partielle parallèle par prise en compte de la régularité des architectures FPGA-Xilinx |
|