Anceau, François, 1940-2020, informaticien
Anceau, F.
Anceau, François
Anceau, François 1940-....
VIAF ID: 59203328 ( Personal )
Permalink: http://viaf.org/viaf/59203328
Preferred Forms
- 200 _ | ‡a Anceau ‡b François ‡f 1940-....
-
-
-
-
-
- 100 1 _ ‡a Anceau, F.
-
- 100 1 0 ‡a Anceau, F.
- 100 1 _ ‡a Anceau, F.
-
- 100 1 _ ‡a Anceau, François, ‡d 1940-2020, ‡c informaticien
-
-
4xx's: Alternate Name Forms (4)
Works
Title | Sources |
---|---|
Architecture des ordinateurs | |
Architecture des unités de traitement classiques parties opératives, partie contrôle | |
The architecture of microprocessors, 1985: | |
Assemblage et génération automatique des dispositifs périphériques de PLA complexes | |
Conception des circuits VLSI du composant au système | |
Conception descendante de machine informatique : étude et définition du langage intermédiaire et d'une machine formelle multiprocesseurs orientée vers l'exécution du langage PASCAL | |
Contribution à l'étude des systèmes hiérarchisés de ressources dans l'architecture des machines informatiques | |
Contribution à l'étude d'une commande d'autocommutateur à microprocesseurs | |
Correction et traitement d'images des circuits VLSI issues d'un microscope électronique à balayage | |
Cours de physique des machines.. | |
Distributed clock generator for globally and locally synchronous chips with a large size. | |
Étude des parties opératives à éléments modulaires pour processeurs monolithiques | |
Étude d'un optimiseur logique de P.L.A. | |
Etude et réalisation d'une unité de contrôle banalisée pour systèmes IBM 360/370 | |
Étude fonctionnelle d'un processeur de bases de données hiérarchiques | |
Evaluations électriques et temporelles des PLA complexes (COMPLETE) : COMplex PLA Electrical and Temporal Evaluator | |
Des extensions de l'architecture IBM-370 dediées à certains systèmes de programmation | |
Formalisme DELTA : un outil de description logique pour la synthèse automatique dans la conception des machines séquentielles synchrones | |
Un formalisme pour la spécification des contrôleurs temps-réel de procédés discrets | |
Générateur distribué d'horloge pour puces globalement et localement synchrones de grande taille | |
Génération automatique de partie(s) contrôle(s) de microprocesseurs sous forme de PLA spécialisés | |
Image processing in its relation with the computer architecture: two studies, the romuald machine and the kids system. | |
Informatique industrielle A7 : systèmes à bases de microprocesseurs | |
Informatique, qualité du logiciel, cours B1 : techniques de test et validation du logiciel | |
International Advanced Summer Institute on Microprogramming. | |
Langage de haut-niveau de programmation des organes centraux d'un autocommutateur téléphonique | |
L'informatique de demain : de Von Neumann aux superprocesseurs | |
Machine PASC-HLL : réalisation avec des micro-processeurs en tranches d'une unité centrale multi-processeur adaptée au langage PASCAL | |
Majeure de mathématiques et informatique, majeure électronique composants et systèmes : architecture des processeurs VLSI 2ème année, majeure 1, majeure 2 | |
Majeure ECS 2003 | |
MANIPULATIONS OF BOOLEAN FUNCTIONS BASED ON BINARY DECISION DIAGRAMS. | |
Mécanisme de communication par bus série pour des réseaux informatiques locaux | |
Une méthode de conception de microprocesseurs CMOS : application au 8048 (Intel) | |
Un monde virtuel : communiquer, c'est évoluer | |
Une nouvelle approche pour la vérification des masques des circuits intégrés | |
Nouvelles méthodes de synthèse logique | |
Un opérateur d'unification pour une machine base de connaissance PROLOG | |
Paola : a topological optimization system for PLÁs | |
Participation à la conception et la réalisation en LSI de la partie opérative d'une machine intégrée | |
Principes et mise en oeuvre des microprocesseurs | |
Processeur base de données MAGE : aspect matériel | |
Projet ACIME : analyse des circuits intégrés par microscopie électronique | |
SIAM: A TOOLBOX FOR THE FORMAL VERIFICATION OF SEQUENTIAL SYSTEMS. | |
SIAM : UNE BOITE A OUTILS POUR LA PREUVE FORMELLE DE SYSTEMES SEQUENTIELS | |
SILICIEL : contributions à l'architecture des circuits intégrés et à la compilation du silicium | |
Silicon compilation and the syco silicon compiler. | |
Specialized machines and logic programming | |
SSH : un outil et des techniques simples à implémenter pour construire et simuler des modèles hiérarchisés de systèmes | |
Stepping conception applied to VLSI microprocessors. | |
Study and validation of a high performance java machine architecture. | |
styx, a cad system for the edition and the programmation of maskes of vlsi circuits. | |
TESS : évaluateur topologique prédictif pour la génération automatique des plans de masse de circuits VLSI | |
Vérification des systèmes matériels numériques séquentiels synchrones : application du langage Lustre et de l'outil de vérification Lesar | |
VERIFICATION ET MINIMISATION DE SYSTEMES SEQUENTIELS : OPTIMISATION DE METHODES BASEES SUR LA COMPOSITION DE FONCTIONS BOOLEENNES | |
Vérification formelle des circuits digitaux décrits en VHDL | |
Vers une étude objective de la conscience | |
VLSI '83 : VLSI design of digital systems : proceedings of the IFIP TC 10/WG 10.5 International Conference on Very Large Scale Integration, Trondheim, Norway, 16-19 August 1983 |