Savaria, Yvon, 1958-....
Yvon Savaria Spécialiste des circuits électroniques. - Professeur à l'École polytechnique de Montréal, Canada
VIAF ID: 5001122 ( Personal )
Permalink: http://viaf.org/viaf/5001122
Preferred Forms
- 200 _ | ‡a Savaria ‡b Yvon ‡f 1958-....
-
- 100 1 0 ‡a Savaria, Yvon, ‡d 1958-
-
- 100 1 _ ‡a Savaria, Yvon, ‡d 1958-
- 100 1 _ ‡a Savaria, Yvon, ‡d 1958-....
- 100 0 _ ‡a Yvon Savaria ‡c Spécialiste des circuits électroniques. - Professeur à l'École polytechnique de Montréal, Canada
4xx's: Alternate Name Forms (5)
5xx's: Related Names (1)
- 510 2 _ ‡a Polytechnique Montréal
Works
Title | Sources |
---|---|
All digital skew tolerant synchronous interfacing methods for high-performance point-to-point communication in DSM SoCs | |
Co-conception matérielle et logicielle pour du traitement de trafic flexible au-delà du terabit par seconde. | |
Conception et vérification des circuits VLSI | |
The design of digital machines tolerant to soft errors. Date. Canadian. | |
Deterministic skew modeling and high-speed clocking of large integrated systems by using logic-based & hybrid H-trees | |
Equivalence proofs of some yield modeling methods for defect-tolerant integrated circuits | |
Étude et réalisation de codeurs et décodeurs à haute vitesse pour codes convolutionnels : [rapport final] | |
Hardware and software co-design toward flexible terabits per second traffic processing | |
Manuel d'exercices, cours de VLSI : laboratoire de VLSI | |
New architectures for fast convolutional encoders and threshold decoders | |
On the application of minimum noise tracking to cancel cosine shaped residual noise | |
A pattern reordering approach based on ambiguity detection for on-line category learning | |
Performance improvements of VLSI parallel systems, using dynamic concatenation of processing resources | |
Polar decoding on programmable architectures.. | |
Réalisation d'un diviseur de fréquence numérique sur AsGa | |
Spécification d'un décodeur séquentiel rapide utilisant une queue prioritaire systolique | |
Yield formula for two-level hierarchical fault-tolerant integrated circuit |