VIAF

Virtual International Authority File

Search

Martin, Éric, 1961-.... Sudoc [ABES], France National Library of France

Eric Martin Wikidata

Martin, Eric (wide receiver) ISNI

VIAF ID: 49283000 (Personal)

Permalink: http://viaf.org/viaf/49283000

ISNI: 0000  0000  0028  0816 

Open Section Close Section Preferred Forms

 

 

 

 

Open Section Close Section 4xx's: Alternate Name Forms (1)

Open Section Close SectionWorks

Title Sources
Architectures de circuits de traitement du signal à la demande une approche de conception automatisable National Library of France
Behavioral virtual component design methodology for onboard signal processing. Sudoc [ABES], France
Bipartite edge coloring approach for designing parallel hardware interleaver architecture Sudoc [ABES], France
Contribution à la prise en compte des contraintes des applications TDSI dans la synthèse de haut niveau Sudoc [ABES], France
Etude et conception d'un circuit à optiques et traitements intégrés pour la vision en contrôle qualité Sudoc [ABES], France
Hardware communication interfaces synthesis for data signal processing applications. Sudoc [ABES], France
HSL with video and image processing constraints. Sudoc [ABES], France
Ingénierie des systèmes à microprocesseurs application au traitement du signal et de l'image Sudoc [ABES], France National Library of France
Journées francophones Adéquation Algorithmes Architectures : JFAAA'2002, 16-18 décembre 2002, Monastir, Tunisie Sudoc [ABES], France
Low-power hight level synthesis for designing DSP applications on FPGA Sudoc [ABES], France
Memory unit management in high level synthesis. Sudoc [ABES], France
Method for power and energy aware memory hierarchy definition. Sudoc [ABES], France
Méthode d’optimisation en consommation de la hiérarchie mémoire pour les SoC Sudoc [ABES], France
Méthode de conception d'architectures tolérantes aux fautes transitoires à base de composants commerciaux application aux communications en milieu spatial Sudoc [ABES], France
Méthodologie de conception de composants virtuels comportementaux pour une chaîne de traitement du signal embarquée Sudoc [ABES], France
A new memory mapping approach : application to the design of parallel interleaver design. Sudoc [ABES], France
Une nouvelle approche de placement de données en mémoire application à la conception d'architectures d'entrelaceurs parallèles Sudoc [ABES], France
Optimisation de la consommation d'énergie dans les applications temps-réels embarquées Sudoc [ABES], France
Optimization of power consumption in embedded real-time DSP applications. Sudoc [ABES], France
Rapid prototyping ip for speech decoding. Sudoc [ABES], France
Study and design of an optical circuit with integrated processing for the industrial quality control. Sudoc [ABES], France
Study of an embedded architecture based components off-the-cots : application to implementation of a multiresolution image compression algorithm. Sudoc [ABES], France
Synthèse de haut niveau pour la conception d'architectures faible consommation sur FPGA. Sudoc [ABES], France
Synthèse d'interface de communication pour les composants virtuels Sudoc [ABES], France
Unified behavioral framework for simulation and high level synthesis of algorithmic virtual components. Sudoc [ABES], France

Open Section Close Section Selected Co-authors

Open Section Close Section Countries of Publication (1)

Open Section Close Section Publication Statistics

Open Section Close Section Selected Publishers (3)

Open Section Close Section About

Open Section Close Section History of VIAF ID:49283000 (10)