Martin, Éric, 1961-
Martin, Éric, 1961-...., professeur en électronique
Martin, Éric
Éric Martin président de l'université de Bretagne-Sud
VIAF ID: 49283000 ( Personal )
Permalink: http://viaf.org/viaf/49283000
Preferred Forms
4xx's: Alternate Name Forms (4)
Works
Title | Sources |
---|---|
Architectural design methodology of memories for circuits dedicated to real time signal processing. | |
Architecture of custom processor: approach for automatisable design. | |
Les architectures de circuits de traitement du signal à la demande : une approche de conception automatisable | |
Behavioral virtual component design methodology for onboard signal processing. | |
Bipartite edge coloring approach for designing parallel hardware interleaver architecture | |
Contribution à la prise en compte des contraintes des applications TDSI dans la synthèse de haut niveau | |
Cybersécurité des équipements connectés industriels : modélisation, détection et performance temporelle en présence d'intrusions de systèmes cyber-physiques de l'usine 4.0. | |
Etude et conception d'un circuit à optiques et traitements intégrés pour la vision en contrôle qualité | |
Gestion des unités de mémorisation pour la synthèse d'architecture | |
Hardware communication interfaces synthesis for data signal processing applications. | |
HSL with video and image processing constraints. | |
Ingénierie des systèmes à microprocesseurs : application au traitement du signal et de l'image | |
Journées francophones Adéquation Algorithmes Architectures : JFAAA'2002, 16-18 décembre 2002, Monastir, Tunisie | |
Le jumeau numérique : de l'intelligence artificielle à l'industrie agile | |
Low-power hight level synthesis for designing DSP applications on FPGA | |
L'usine du futur : stratégies et déploiement : industrie 4.0, de l'IOT aux jumeaux numériques | |
Memory unit management in high level synthesis. | |
Method for power and energy aware memory hierarchy definition. | |
Méthode d’optimisation en consommation de la hiérarchie mémoire pour les SoC | |
Méthode de conception d'architectures tolérantes aux fautes transitoires à base de composants commerciaux : application aux communications en milieu spatial | |
Méthodologie de conception de composants virtuels comportementaux pour une chaîne de traitement du signal embarquée | |
METHODOLOGIE DE SYNTHESE DES UNITES DE COMMUNICATION MATERIELLES DANS UNE APPROCHE DE CONCEPTION MIXTE MATERIEL/LOGICIEL | |
A new memory mapping approach : application to the design of parallel interleaver design. | |
Une nouvelle approche de placement de données en mémoire : application à la conception d'architectures d'entrelaceurs parallèles | |
Optimisation de la consommation d'énergie dans les applications temps-réels embarquées | |
Optimization of power consumption in embedded real-time DSP applications. | |
Proposition d'une méthode de synthèse architecturale de circuits intégrés asynchrones adaptés aux applications à haut débit | |
Quality Evaluation in Fixed-point Systems with Selective Simulation | |
Rapid prototyping ip for speech decoding. | |
Study and design of an optical circuit with integrated processing for the industrial quality control. | |
Study of an embedded architecture based components off-the-cots : application to implementation of a multiresolution image compression algorithm. | |
SYNTHESE ARCHITECTURALE D'APPLICATIONS DE TRAITEMENT DU SIGNAL SOUS CONTRAINTE EN TEMPS REEL, DEDIEE AUX TECHNOLOGIES SUBMICRONIQUES | |
Synthèse d'interface de communication pour les composants virtuels | |
Unified behavioral framework for simulation and high level synthesis of algorithmic virtual components. |