Naviner, Lirida
Alves de Barros Naviner, Lirida, 19..-....
Alves de Barros, Lirida
VIAF ID: 4951148209334100460009 ( Personal )
Permalink: http://viaf.org/viaf/4951148209334100460009
Preferred Forms
- 100 1 _ ‡a Alves de Barros Naviner, Lirida, ‡d 19..-....
- 200 _ | ‡a Alves de Barros ‡b Lirida
- 100 1 _ ‡a Alves de Barros, Lirida
-
-
4xx's: Alternate Name Forms (6)
Works
Title | Sources |
---|---|
Approche itérative multicouches pour la reconfigurabilité de systèmes de communications de 3ème génération | |
Approches au niveau du circuit pour atténuer la variabilité de fabrication et les soft errors dans les cellules logiques FinFET. | |
Approches basse consommation et résistantes aux rayonnements pour le sondage du spectre. | |
Approximate computing for embedded machine learning | |
Architecture de décodage pour codes algébriques-géométriques basés sur des courbes d'Hermite | |
Architecture integree pour le re-echantillonnage d'images animees | |
Architectures numériques adaptatives pour les systèmes de transmission sans fils fiables | |
Architectures of self-controllable digital operators. | |
Balayage de spectre utilisant les récepteurs radio logicielle | |
Bascules et registres non-volatiles à base de ReRAM en technologies CMOS avancées | |
Calcul approximatif pour l'apprentissage automatique embarqué. | |
Circuit-level approaches to mitigate the process variability and soft errors in FinFET logic cells | |
Conception robuste de circuits numériques à technologie nanométrique | |
A defect-tolerant multiplexer using differential logic for FPGAs | |
Durcissement de circuits logiques reconfigurables | |
Estimation de canaux parcimonieux pour la radio logicielle. | |
Etude de durcissement de la technologie 28 nm FDSOI aux très fortes doses de radiation ionisante. | |
Evaluation of the SEE sensitivity and methodology for error rate prediction of applications implemented in Multi-core and Many-core processors. | |
Fault Tolerance and Reliability for Partially Connected 3D Networks-on-Chip. | |
Fiabilisation et test des processeurs dans un contexte embarqué | |
Un FIRDAC programmable pour émetteurs RF re-configurable | |
Handling design issues related to reliability in MPSoC at functional level | |
Hardening basic blocks in a mesh of clusters FPGA. | |
Hardening study of 28nm FDSOI technology at very high doses of ionizing radiation | |
Hierarchical reconfiguration management for heterogeneous cognitive radio equipments | |
A Hybrid Fault-Tolerant Architecture for Robustness Improvement of Digital Integrated Circuits and Systems. | |
INTEGRATED ARCHITECTURE FOR RESAMPLING OF IMAGE SEQUENCES. | |
Low-power and radiation resilient approaches for spectrum sensing | |
Measure and prediction of latest-generation digital circuits’ reliability under ageing effect. | |
Mesure et prévision de la fiabilité des circuits intégrés numériques de dernière génération sous l'effet du vieillissement | |
Méthode de partage de poids pour compresser des réseaux de neurones profonds sans réentraînement. | |
Méthodes et architectures basées sur la redondance modulaire pour circuits combinatoires tolérants aux fautes | |
Méthodes pour la modélisation des injections de fautes électromagnétiques | |
Méthodes probabilistes pour l'estimation de la fiabilité dans la logique combinatoire | |
Méthodologie pour la conception de systèmes numériques complexes avec l'objectif fiabilité : modélisation et simulation de la fiabilité au niveau d'abstraction fonctionnel. | |
Multi-electrode system design and optimization for cardiac implants. | |
MULTISTANDARD RECIEVER ARCHITECTURE WITH A DIGITAL CHANNEL SELECTION. | |
Online monitoring and test of embedded processors. | |
Partitioning algorithm applied to dynamically reconfigurable systems in telecommunications. | |
Probabilistic methods for the reliability analysis of combinational logic. | |
Reliability analysis of spintronic device based logic and memory circuits. | |
Robust and reliable ReRAM-based non-volatile sequential logic circuits in deeply-scaled CMOS tehnologies. | |
Robust design of deep-submicron digital circuits. | |
Signal reliability of combinational logic circuits under multiple simultaneous faults. | |
Sparse channels estimation applied in software defined radio | |
Spectrum sensing using software defined radio receivers. | |
Stratégie d'estimation de la vulnérabilité aux erreurs `soft' basée sur la susceptibilité aux événements transitoires de chaque porte logique | |
A strategy for soft-error vulnerability estimation using the single-event transient susceptibilities of each gate. | |
Techniques de tolérance de panne pour les circuits et les systèmes. | |
TEST TECHNIQUES FOR APPROXIMATE DIGITAL CIRCUITS | |
Tolérance aux fautes et fiabilité pour les réseaux sur puce 3D partiellement connectés | |
Vol. 2. | |
Weight-sharing methods for retraining-free CNN compression |