Boutillon, Emmanuel,
VIAF ID: 41903120 ( Personal )
Permalink: http://viaf.org/viaf/41903120
Preferred Forms
- 200 _ | ‡a Boutillon ‡b Emmanuel
- 100 1 _ ‡a Boutillon, Emmanuel
- 100 1 _ ‡a Boutillon, Emmanuel,
Works
Title | Sources |
---|---|
Advanced Design of Binary LDPC Codes for Practical Applications. | |
Advanced receivers and waveforms for UAV/Aircraft aeronautical communications. | |
AI models for digital signal processing in future 6G-IoT networks | |
Algorithmes pour la synchronisation de données et leur stockage sur ADN | |
Allocation dynamique de ressources basée sur un multiplexage radio-fréquence pour les futurs réseaux d'accès optique passifs | |
Analysis and Design of Non-Binary LDPC Codes over Fading Channels. | |
Une approche géométrique pour la résolution du problème d'optimisation combinatoire : application aux systèmes de communication radio mobiles. | |
Architecture and vlsi implementation of coded modulation suited for the rayleigh fading channel. | |
Architecture et implantation VLSI de techniques de modulations codees performantes adaptees au canal de Rayleigh | |
Architecture programmable pour le décodage canal. | |
Calcul sur architecture peu fiable. | |
Un circuit de réception GPS tolérant aux erreurs de l'électronique | |
Codes correcteurs d'erreurs NB-LDPC associés aux modulations d'ordre élevé | |
Les Codes LDPC non-binaires de nouvelle génération | |
Computation on unreliable architecture | |
Conception Avancée des Codes LDPC Binaires pour des Applications Pratiques | |
Conception du décodeur NB-LDPC à débit ultra-élevé | |
Décodeur bruit contre bruit : Décodeurs itératifs de faible précision. | |
Décodeurs Haute Performance et Faible Complexité pour les codes LDPC Binaires et Non-Binaires | |
Décodeurs LDPC opérant sur des circuits à comportement probabiliste : limites théoriques et évaluation pratique de la capacité de correction | |
Design of next-generation Tb/s turbo codes. | |
Design of ultra high throughput rate NB-LDPC decoder. | |
DNA data storage algorithms and synchronization. | |
Efficient Hardware Implementations of LDPC Decoders, through Exploiting Impreciseness in Message-Passing Decoding Algorithms. | |
Etude de la consommation énergétique de systèmes de communications numériques sans fil implantés sur cible FPGA | |
Étude et implémentation d'un décodeur LDPC pour les nouvelles normes de diffusion de télévision numérique (DVD-T2 et S2) | |
Exploitation ciblée du canal dans l’IoT : amélioration de la localisation et de l’allocation du spectre dans les réseaux LPWAN. | |
Hardware architecture exploration for the decoding of Polar Codes. | |
High-level synthesis based rapid prototyping platform for digital radiocommunications. | |
High-Speed decoding of convolutional Turbo Codes | |
Implémentation of an LDPC decoder for the DVB-S2, -T2 and –C2 standards. | |
LDPC decoders running on error prone devices : theoretical limits and practical assessment of the error correction performance. | |
Mise en oeuvre matérielle de décodeurs LDPC haut débit, en exploitant la robustesse du décodage par passage de messages aux imprécisions de calcul | |
Modèles IA pour le traitement des signaux numériques dans les futurs réseaux 6G-IoT. | |
Modélisation énergétique et optimisation des codes LDPC à base des protographes. | |
New direction on Low complexity implementation of Probabilisitic Gradient Descent Bit Flipping. | |
New waveform and advanced receiver for new launchers telemetry. | |
Noise-against-Noise Decoders : Low Precision Iterative Decoders | |
Non-binary LDPC codes associated to high order modulations. | |
Nouvelle approche pour une implémentation matérielle à faible complexité du décodeur PGDBF | |
Plate-forme de prototypage rapide fondée sur la synthèse de haut niveau pour applications de radiocommunications | |
Power consumption analysis of FPGA-based wireless communication systems. | |
Power-efficient serially concatenated convolutional code decoders for high-throughput satellite downlinks | |
Pre-étude d'un décodeur de viterbi | |
Purposely exploiting the channel in IoT : enhancement of localization and spectrum allocation in LPWAN | |
Radars signal detection and estimation. | |
Real-Time implementation of Quasi-Cyclic Short Packet Receiver. | |
Récepteur de navigation reconfigurable pour applications spatiales | |
Récepteurs avancés et nouvelles formes d'ondes pour les communications aéronautiques | |
Réduction de la consommation des décodeurs de turbocodes série convolutifs pour voies satellitaires descendantes à haut débit. | |
Signal optimization for Galileo evolution | |
Simulateur matériel MIMO pour les systèmes de communications sans fil LTE et 802.11ac. | |
Smart Vision Chip pour l'exploration du côlon | |
Spectrally efficient coded transmissions for wireless and satellite applications. | |
Study of non-binary LDCP decoders. | |
Systèmes de communication robustes dans des environnements inconnus | |
Techniques d'optimisation pour la synthèse de haut niveau et la compilation logicielle basées sur les diagrammes d'expansion de Taylor. | |
Traitements itératifs pour l'amélioration des performances des transmissions à phases continue, récepteurs itératifs | |
Transmission par trames courtes quasi-cycliques pour l'internet des objets. |