Rosenstiel, Wolfgang
Rosenstiel, Wolfgang 1954-2020
Wolfgang Rosenstiel deutscher Informatiker
VIAF ID: 37498729 ( Personal )
Permalink: http://viaf.org/viaf/37498729
Preferred Forms
-
-
-
-
-
-
-
- 100 1 _ ‡a Rosenstiel, Wolfgang
- 100 1 _ ‡a Rosenstiel, Wolfgang
- 100 1 _ ‡a Rosenstiel, Wolfgang
- 100 1 _ ‡a Rosenstiel, Wolfgang ‡d 1954-2020
- 100 0 _ ‡a Wolfgang Rosenstiel ‡c deutscher Informatiker
4xx's: Alternate Name Forms (7)
5xx's: Related Names (5)
- 510 2 _ ‡a Eberhard Karls Universität Tübingen ‡b Mathematisch-Naturwissenschaftliche Fakultät ‡4 affi ‡4 https://d-nb.info/standards/elementset/gnd#affiliation ‡e Affiliation
- 510 2 _ ‡a Edacentrum ‡4 affi ‡4 https://d-nb.info/standards/elementset/gnd#affiliation ‡e Affiliation
- 510 2 _ ‡a Karlsruhe, University
- 510 2 _ ‡a Universität Karlsruhe Fakultät für Informatik
- 510 2 _ ‡a Universität Tübingen ‡b Mathematisch-Naturwissenschaftliche Fakultät
Works
Title | Sources |
---|---|
Algorithmische Synthese deterministischer (Petri-)Netze aus Ablaufbeschreibungen digitaler Systeme | |
Automatisches Generieren von DTS-Kopierfunktionen für C | |
Bridging the gap between precise RT-level power/timing estimation and fast high-level simulation a method for automatically identifying and characterising combinational macros in synchronous sequential systems at register-transfer level and subsequent executable high-level model generation with respect to non-functional properties | |
Development of a High-Level Design Space Exploration Methodology | |
DSL, eine Sprache zur Spezifikation der Funktion digitaler Systeme Konzept u. Implementierung | |
EdaWorkshop 16 Tagungsband : Hannover, 11.-12. Mai 2016 | |
Epidural electrocorticography of phantom hand movement following long-term upper-limb amputation | |
erste Gate-Array-Labor 1982,83 entworfene Schaltungen, Werkzeuge, Testüberlegungen, Ergebnisse | |
Erweiterte Methoden zur automatischen Gesichtserkennung | |
Fast and accurate performance simulation of out-of-order processing cores in embedded systems | |
Fifth International Workshop on High-Level Synthesis : Bühlrhöhe, Black Forest, Germany, march 3-6, 1991 | |
FPGA-Design unter besonderer Berücksichtigung von Multiplexer-Struktur und Verdrahtbarkeit | |
hierarchische Radius-basierte Competitive learning (HRCL) im Vergleich mit statistischen und neuronalen Clusteranalyseverfahren | |
integration of test and high level synthesis in a general design environment | |
Internetsuche und Neuronale Netze Stand der Technik | |
KI-Maschinen | |
Konzeption und Realisierung eingebetteter Systeme im Internet | |
Measurements revealing Challenges in Radar Sensor Modeling for Virtual Validation of Autonomous Driving | |
Method for estimation of the temporal masking of transient errors in digital circuits | |
Modellierung einer ATM-Switch-Steuerung | |
Multimedia in der Hochschullehre ein Überblick über die Grundlagen und aktuelle Konferenz-Werkzeuge | |
Neues Konzept zur Steigerung der Zuverlässigkeit einer ARM-basierten Prozessorarchitektur unter Verwendung eines CGRAs | |
New algorithms, architectures and applications for reconfigurable computing | |
OASIS : distributed search system in the Internet | |
On fault modeling for dynamic MOS circuits | |
Proceedings / EdaWorkshop 15, Dresden, May 19 - 21, 2015 | |
Proceedings of the 1st International Workshop on Design, Test and Applications, Dubrovnik, June 8 - 10, 1998. | |
Pruning population size in XCS for complex problems | |
Rechnergestützter Entwurf hochintegrierter MOS-Schaltungen | |
Schnelle und genaue Performanz-Simulation der Out-of-Order Prozessorkerne in eingebetteten Systemen | |
Self-Learning Prediciton System for Optimisation of Workload Managememt in a Mainframe Operating System | |
skalierbarer Ansatz zur Kostenabschätzung für die Steuerung von High-Level-Transformationen | |
Sparrow ein Mikroprozessor-Entwurfs- und -Ausbildungssystem | |
Synthese des Datenflusses digitaler Schaltungen aus formalen Funktionsbeschreibungen | |
Synthesis of ATM switch controller modules with the protocol compilerTM from synopsysTM | |
SystemC, c2003: | |
Tcl-basierte Methode zur Fehlerinjektion und Fehlereffektsimulation/-emulation auf Xilinx-FPGAs | |
Transformationale Optimierung von Entwurfsdarstellungen der algorithmischen Ebene | |
Überbrücken der Kluft zwischen präziser RT-Level-Power/Timing-Abschätzung und schneller High-Level-Simulation | |
Untersuchungen zur effizienten Kommunikation in EJB-Systemen | |
Verfahren zur Abschätzung des zeitlichen Maskierungsverlaufs transienter Fehler in digitalen Schaltungen | |
Zweiter GI-ITG-Workshop Anwenderprogrammierbare Schaltungen |