Accélération matérielle pour la traduction dynamique de programmes binaires |
|
Allocation de registres découplée (basée sur la formulation SSA) : De la théorie à la pratique, faire face aux contraintes liées à la compilation juste à temps et aux processeurs embarqués. |
|
Amélioration de performance sur les architectures NUMA. |
|
Analyse logicielle et optimisation pour réduire le coût des opérations d'écriture sur les mémoires non volatiles. |
|
Automatic and Semi-Automatic Adaptation of Program Optimizations. |
|
Automatic hardening of embedded applications against physical attacks. |
|
Beyond the realm of the polyhedral model : combining speculative program parallelization with polyhedral compilation |
|
Combining Processor Virtualization and Component-Based Engineering in C for Heterogeneous Many-Core Platforms |
|
Compilation et optimisations pour l'arithmétique à virgule flottante en précision variable : du langage et des bibliothèques à la génération de code |
|
Compilation pour l'application de contre-mesures contre les attaques par canal auxiliaire |
|
Contributing to the efficiency of object-oriented programs on embedded processors. |
|
Contribution à l'efficacité des programmes orientés objet pour processeurs embarqués |
|
Contributions à la traduction binaire dynamique : support du parallélisme d'instructions et génération de traducteurs optimisés |
|
Custom floating-point arithmetic for integer processors : algorithms, implementation, and selection |
|
Decoupled (SSA-based) register allocators : from theory to practice, coping with just-in-time compilation and embedded processors constraints |
|
Dynamic binary analysis and optimization for cybersecurity. |
|
Extraction et traçabilité d’annotations pour l’estimation de WCET. |
|
Hardware acceleration of dynamic binary translation. |
|
Hautes Performances en Exploitant la Localité de l'Information via le Calcul Réversible.. |
|
High Performance by Exploiting Information Locality through Reverse Computing |
|
Improving performance on NUMA systems |
|
INFRASTRUCTURES ET STRATEGIES DE COMPILATION POUR PARALLELISME A GRAIN FIN |
|
Interception de fonctions pour la mémoïsation. |
|
Optimizing identification and exploitation of fault injection vulnerabilities on microcontrollers.. |
|
Parallélisation et passage à l'échelle durable d'une chaïne de traitement graphique pour l'impression professionnelle |
|
Parallelization and scaling up of a graphic processing chain for professional printing. |
|
Performance analyses and code transformations for MATLAB applications. |
|
Préservation des propriétés dans un flot de compilation optimisant. |
|
Runtime optimization of binary through vectorization transformations |
|
SECURING SOFTWARE AGAINST FAULT ATTACKS AT COMPILE TIME. |
|
Sécurisation à la compilation de logiciels contre les attaques en fautes |
|
Sécurisation systématique d'applications embarquées contre les attaques physiques |
|
Sensibilité de logiciels au détournement de flot de contrôle |
|
Software-level analysis and optimization to mitigate the cost of write operations on non-volatile memories |
|
Software sensitivity to control flow hijack. |
|
Study of architectures dedicated to intelligent and energy efficient embedded systems. |
|
Support des compilateurs statiques et dynamiques pour les systèmes informatiques alimentés par intermittence. |
|
Techniques de compilation flexibles et rapides pour la parallelization polyédrique et spéculative. |
|
Transformation binaire de niveau de fonction dynamique axée sur les performances. |
|