Di Natale, Giorgio, 19..-....
Di Natale, Giorgio, 1975-
Giorgio Di Natale italský počítačový odborník působící ve Francii, zabývá se hardwarovým zabezpečením, důvěryhodností hardwaru, návrhy a testováním integrovaných systémů, hodnocením spolehlivosti a odolnosti proti chybám
VIAF ID: 299642957 ( Personal )
Permalink: http://viaf.org/viaf/299642957
Preferred Forms
- 100 1 _ ‡a Di Natale, Giorgio, ‡d 19..-....
-
- 100 0 _ ‡a Giorgio Di Natale ‡c italský počítačový odborník působící ve Francii, zabývá se hardwarovým zabezpečením, důvěryhodností hardwaru, návrhy a testováním integrovaných systémů, hodnocením spolehlivosti a odolnosti proti chybám
Works
Title | Sources |
---|---|
Améliorations de la sécurité des systèmes embarqués avec Apprentissage automatique. | |
Analyse de robustesse de systèmes intégrés numériques | |
Analysing and supporting the reliability decision-making process in computing systems with a reliability evaluation framework | |
Approaches, Strategies, and Implementations of Memory Safety Defenses in Critical and Constrained Embedded Systems. | |
Calcul analogique memristif et capteurs innovants pour systèmes neuromorphiques | |
Caractérisation sécuritaire des OxRRAM | |
Conception de récepteur LNA à large bande avec une faible consommation d'énergie pour une approche multistandard. | |
Conception de solutions de tolérance aux fautes à faible coût basées sur des structures approximées | |
Conception en vue du Test des Circuits Intégrés 3D à base de TSVs | |
Cross-Layer Fault Analysis for Microprocessor Architectures (CLAM). | |
Design for Test of TSV Based 3D Stacked Integrated Circuits. | |
Design of Low-Cost Fault-Tolerant Solutions based on Approximate Computing. | |
Détection et prévention de Cheval de Troie Matériel (CTM) par des méthodes Orientées Test Logique | |
Développement et évaluation de solutions de protections des DRAM et MRAM contre l'attaque Rowhammer. | |
Effets des radiations de l'environnement spatial sur les mémoires spintroniques | |
Enhancements in Embedded Systems Security using Machine Learning | |
Étude des techniques d'injection de fautes par violation de contraintes temporelles permettant la cryptanalyse physique de circuits sécurisés | |
Étude et conception de méthodes de protection face aux attaques par corruption de mémoire pour systèmes embarqués dans le contexte de l'Internet des Objets. | |
Hardware and Software architectures for deep learning acceleration on embedded multi-processor. | |
Hardware security of IoT devices. | |
Hardware Trojan Detection and Prevention through Logic Testing. | |
Une hiérarchie mémoire protégée contre les attaques par canaux auxiliaires | |
In-memory computing based on CMOS-RRAM hybrid architectures | |
Memristive analog computing and innovative sensors for neuromorphic systems. | |
Méthodologie d’injection de fautes par médium électromagnétique sur Systèmes sur Puces et analyse de leur propagation dans des architectures complexes. | |
A methodology to localise EMFI areas on Microcontrollers | |
Moniteurs de Vieillissement In Situ : méthodologie d'intégration et application à la gestion dynamique de la fiabilité | |
Optimizing identification and exploitation of fault injection vulnerabilities on microcontrollers.. | |
Performance and Safety/Security Management in automotive and IoT applications. | |
Physical Unclonable Functions for Security of life cycle of a cyber-physical object. | |
Qualification methodology for ISO 26262 certification of automotive SoCsystems. | |
Résistance des circuits cryptographiques aux attaques en faute | |
Robustness analysis of digital integrated systems. | |
Secure characterization of OxRAM technology. | |
Secure implementation and integration of lightweight cryptography for the internet of things. | |
Secured access to IEEE 1687 test resources and lightweight crypto-processorsin the IoT context. | |
Sécurisation d'un environnement matériel de confiance (Trusted Execution Environement). | |
Sécurité et confiance du matériel analogique. | |
Sécurité et confiance pour les circuits intégrés sans fil. | |
Sécurité matérielle des objets connectés | |
Simulating and interpreting EM side-channel attacks at chip level prior to fabrication | |
Simulation et interprétation des attaques par canal latéral EM au niveau de la puce avant la fabrication. | |
Sklavos, Nicolas - Di Natale, Giorgio et al.(eds.): Hardware security and trust : design and deployment of integrated circuits in a threatened environment | |
Space radiation effects on spintronic devices. | |
Strategies for securing cache memories against software side-channel attacks. | |
Study and design of protection methods against memory corruption attacks for embedded systems in the context of the Internet of Things.. | |
Study of fault injections means based on timing constraints violation for physical cryptanalysis of secure circuits. | |
Techniques pour la sécurisation des infrastructures de test. | |
test and side-channel analysis of asynchronous circuits | |
Test et analyse par canaux cachés sur circuits asynchrones. | |
Testabilité versus sécurité : nouvelles attaques par chaîne de scan & contremesures | |
Testing Techniques for Detection of Hardware Trojans in Integrated Circuits of Trusted Systems. | |
Tirer parti du masquage logique pour faciliter les méthodes de détection des chevaux de Troie hardware | |
Utilisation des fonction physiques non clonages pour la Securisation des systemes embarques | |
Wideband LNA-first receiver design with low power consumption for multi-standard approach |