Mérigot, Alain
VIAF ID: 29572779 ( Personal )
Permalink: http://viaf.org/viaf/29572779
Preferred Forms
- 200 _ | ‡a Mérigot ‡b Alain
- 100 1 _ ‡a Mérigot, Alain
- 100 1 _ ‡a Mérigot, Alain
Works
Title | Sources |
---|---|
Adaptability and reconfiguration for embedded and real-time systems. | |
Analyse de systèmes temps-réels de sûreté et mitigation de leurs interférences temporelles | |
Analysis of safety-critical real-time systems and mitigation of their timing interferences. | |
ANET : a data-parallel programming environment for image analysis. | |
ANET : un environnement à parallélisme de données pour l'analyse d'image | |
Une approche compositionnelle pour la modélisation et l'analyse des composants systemC au niveau TLM et au niveau des Delta Cycles. | |
Approche hiérarchique pour la gestion dynamique des tâches et des communications dans les architectures massivement parallèles programmables | |
Arbitrage mémoire dynamique non-oisif basé sur TDM pour des systèmes multi-criticité temps réel. | |
Une architecture pyramidale d'un multi-processeur cellulaire pour le traitement d'images | |
ARCHITECTURE RECONFIGURABLE : CONCEPTION ET EVALUATION D'UN SYSTEME RECONFIGURABLE POUR LE TRAITEMENT BAS NIVEAU D'IMAGES EN TEMPS REEL | |
Architectures massivement parallèles de systèmes sur circuits (SoC) pour le traitement de flux vidéos | |
Architectures pour des systèmes de localisation et de cartographie simultanées | |
Asynchronisme dans les rétines artificielles | |
Automatic design methodology for large scale heterogeneous MPSoC. | |
Conception des ASICs | |
CONTRIBUTION A LA COMPRESSION D'IMAGES A BAS DEBIT : ALGORITHMES BASES SUR UNE TRANSFORMEE ORTHOGONALE GLOBALE | |
CONTRIBUTION TO MASSIVELY PARALLEL PROCESSING FOR IMAGE ANALYSIS: A SIMD ARCHITECTURE BASED ON RECONFIGURABILITY AND ASYNCHRONISM. | |
Contrôler la variabilité du temps d’exécution en utilisant COTS pour les systèmes Safety-critical. | |
Cumulative methods for image based driver assistance systems : applications to egomotion estimation, motion analysis and object detection | |
Designing ASICs | |
ETUDE DE L'ADEQUATION DU MODELE DE RESEAUX ASSOCIATIFS AVEC LES ALGORITHMES D'ANALYSE D'IMAGES | |
Etude et conception de circuits innovants exploitant les caractéristiques des nouvelles technologies mémoires résistives | |
Etude et mise en œuvre d’une architecture multiprocesseur constituée de ressources de calculs multitâches pour les systèmes embarqués. | |
Flot de conception système sur puce pour radio logicielle | |
Hierarchical approach to dynamically manage tasks and communications into many-core architectures. | |
High-Level Approach for the Acceleration of Algorithms on CPU/GPU/FPGA Heterogeneous Architectures. Application to Radar Qualification and Electromagnetic Listening Systems. | |
Hypervisor control of COTS multi-cores processors in order to enforce determinism for future avionics equipment. | |
Impact des transformations algorithmiques sur la synthèse de haut niveau : application au traitement du signal et des images | |
Impact of algorithmic transforms for High Level Synthesis (HLS) : application to signal and image processing. | |
Maîtrise de la couche hyperviseur sur les architectures multi-coeurs COTS dans un contexte avionique | |
Massively parallel system-on-chip (SOC) architectures for the treatment of video sequences. | |
Méthodes cumulatives d’analyse d’images pour les systèmes d’aide à la conduit : application à l’estimation du movement et à la reconstruction de scène. | |
Méthodologie de conception automatique pour multiprocesseur sur puce hétérogène | |
Motion estimation and segmentation. | |
Multiprocessor preemptive real-time scheduling taking into account the operating system cost. | |
Optimisation multi-niveau d'une application de traitement d'images sur machines parallèles | |
Ordonnancement temps réel préemptif multiprocesseur avec prise en compte du coût du système d'exploitation | |
Parallélisation automatique pour systèmes hétérogènes embarqués. | |
Parallélisation de simulations interactives de champs ultrasonores pour le contrôle non destructif | |
Power optimization strategies within a H.264 encoding system-on-chip. | |
Programming hierarxchical and heterogenous machines. | |
Programming methodologies for ADAS applications in parallel heterogeneous architectures | |
Recalage non-rigide multimodal des images radiologiques par information mutuelle quadratique normalisée | |
SOLFTWARE ENVIRONMENT FOR MASSIVELY PARALLEL MULTI-SIMD MACHINE. | |
Spectral finite element code parallelization. Application to non-destructive ultrasonic testing.. | |
A stepwise compositional approach to model and analyze system C designs at the transactional level and the delta cycle level | |
Stratégies d'optimisation de la consommation pour un système sur puce encodeur H.264 | |
Study and design of a manycore architecture with multithreaded processors for dynamic embedded applications | |
Study and design of an innovative chip leveraging the characteristics of resistive memory technologies. | |
Suivi visuel d'objets dans un réseau de caméras intelligentes embarquées | |
System-on-chip design flow for Software Defined Radio. | |
System on programmable chip design methodology. | |
Un système de compression vidéo et de synchronisation multimodale des EEGs pour la télémédecine | |
TECHNIQUES ASYNCHRONES POUR LA REALISATION D'UNE MACHINE MASSIVEMENT PARALLELE RECONFIGURABLE | |
Visual multi-object tracking in a network of embedded smart cameras. | |
Work-conserving dynamic TDM-based memory arbitration for multi-criticality real-time systems |