Jego, Christophe, 1973-....

VIAF ID: 289869414 (Personal)

Permalink: http://viaf.org/viaf/289869414

Preferred Forms

100 1 _ ‎‡a Jego, Christophe‏ ‎‡d 1973-...‏
100 1 _ ‎‡a Jego, Christophe,‏ ‎‡d 1973-....‏

Works

Title	Sources
Conception intégrée de systèmes de test de phase absolue et relative dans les émetteurs-récepteurs 5G.
Contribution à l'amélioration des plateformes virtuelles SystemC/TLM : configuration, communication et parallélisme.
Contribution to the improvement of the decoding performance of turbo codes : algorithms and architecture.
Contribution to the optimization of Embedded processor code density.
Décodeur bruit contre bruit : Décodeurs itératifs de faible précision.
Décodeurs LDPC opérant sur des circuits à comportement probabiliste : limites théoriques et évaluation pratique de la capacité de correction
Définition d'un algorithme de localisation d'objets à partir de flux vidéos provenant de plusieurs caméras et évaluation sur MPSoC FPGA
Design and prototyping of error-correcting code decoders from behavioural models.
Design of a generic digital front-end for the internet of things
Design of autonomous and intelligent wireless sensors for a sustainable, responsible and highly connected campus.
Design of next-generation Tb/s turbo codes.
Design space exploration of distributed-memory accelerators.
Designing Optimized parallel interleaver architecture for Turbo and LDPC decoders
Efficient Hardware Implementations of LDPC Decoders, through Exploiting Impreciseness in Message-Passing Decoding Algorithms.
Energy-Quality-Time Fault Tolerant Task Mapping on Multicore Architectures
Error Analysis for Approximate Computing Systems
Étude de codes LDPC pour applications spatiales optiques et conception des décodeurs associés
Etude de turbocodes non binaires pour les futurs systèmes de communication et de diffusion
Etude et conception d'un circuit numérique dédié aux objets connectés pour des applications agricolesDigital circuit design for Internet of Things (IoT) applied to agronomy.
Exploration architecturale pour le décodage de codes polaires
Exploration d'architecture d'accélérateurs à mémoire distribuée
Exploration of Data Mining techniques for an efficient Monitoring of Systems on Chip.
From prototyping to exploitation of FPGA overlays.
GreenOFDM a new method for OFDM PAPR reduction : application to the Internet of Things energy saving
GreenOFDM une nouvelle méthode de réduction de PAPR en OFDM : application à l’économie d’énergie de l’IoT.
Hardware and software co-design toward flexible terabits per second traffic processing
High Performance and Low Complexity Decoders for Binary and Non-Binary LDPC Codes.
Improvement of the verification process of architectures generated by high-level synthesis tools.
Introducing shuffling into hardware architectures : a contribution to the security of AES cyphers in an IoT context.
Introduction d'aléas dans les architectures matérielles pour une contribution à la sécurisation de chiffreurs AES dans un contexte IoT
LDPC decoders running on error prone devices : theoretical limits and practical assessment of the error correction performance.
Linéarisation des convertisseurs analogique-numérique pour l'amélioration des performances de dynamiques instantanées des numériseurs radioélectriques
Measure and prediction of latest-generation digital circuits’ reliability under ageing effect.
Mesure et prévision de la fiabilité des circuits intégrés numériques de dernière génération sous l'effet du vieillissement
Méthodes de Réduction de Ressources Matérielles Basées Calcul Approximé pour Systèmes Hétérogènes.
Méthodes d'optimisation et de parallélisation pour la radio logicielle
Mise en oeuvre matérielle de décodeurs LDPC haut débit, en exploitant la robustesse du décodage par passage de messages aux imprécisions de calcul
Modeling and optimization of the energy consumption of a Wi-Fi communication system.
Modélisation énergétique et optimisation des codes LDPC à base des protographes.
New direction on Low complexity implementation of Probabilisitic Gradient Descent Bit Flipping.
New waveform and advanced receiver for new launchers telemetry.
Noise-against-Noise Decoders : Low Precision Iterative Decoders
Non-binary LDPC codes associated to high order modulations.
Non-orthogonal access to resources and associated reception techniques for mobile ad-hoc networks.
Nouvelle approche pour une implémentation matérielle à faible complexité du décodeur PGDBF
Nouvelle forme d'onde et récepteur avancé pour la télémesure des futurs lanceurs
Optimisation des ressources matérielles et logicielles d'un drone engagé dans une mission d'interception
Optimization and parallelization methods for software-defined radio.
Ordonnancement de tâches sur architectures multicoeurs avec des contraintes d’énergie, de temps réel et de tolérance aux fautes.
Polar decoding on programmable architectures..
Portable infrastructure for heterogeneous reconfigurable devices in a cloud-FPGA environment.
Power-efficient serially concatenated convolutional code decoders for high-throughput satellite downlinks
Principles of stochastic computation applied to turbo decoding : design, implementation and prototyping on FPGA circuits.
Proposal of fpga - based software radio architectures for simultaneously and fully demodulating the commercial radio bands, with the aim of doing audio indexing.
Proposition d'architectures radio logicielles fpga pour démoduler simultanément et intégralement les bandes radios commerciales, en vue d'une indexation audio
Radio Cognitive Overlay pour communications satellitaires IoT.
Real-Time implementation of Quasi-Cyclic Short Packet Receiver.
Récepteur itératif pour les systèmes MIMO-OFDM basé sur le décodage sphérique : convergence, performance et complexité
Récepteur itératif pour système à multi-antennes basé sur l'algorithme de propagation de croyance
Reconfigurable network on chip design.
Reconfiguration of the hardware and software resources of an embedded radar system in an interception mission.
Réduction de la consommation des décodeurs de turbocodes série convolutifs pour voies satellitaires descendantes à haut débit.
Remote Powering of Wireless IoT Nodes
Schémas codés pour modulation de phase continue à l'aide de codes définis sur des graphes creux.
Sécurisation des systèmes embarqués basés sur les technologies FPGA.
Sécurité de la couche physique : codes polaires wiretap pour des communications sécurisées.
Signal optimization for Galileo evolution
Sparse graph-based coding schemes for continuous phase modulations
Study of LDPC codes for optical space applications and design of the associated decoders.
Study of non-binary turbo codes for future communication and broadcasting systems.
Synchronisation, détection et égalisation de modulation à phase continue dans des canaux sélectifs en temps et en fréquence
Synchronization, detection and equalization for Continuous Phase Modulation over doublyselective channels.
SYNTHESE ARCHITECTURALE D'APPLICATIONS DE TRAITEMENT DU SIGNAL SOUS CONTRAINTE EN TEMPS REEL, DEDIEE AUX TECHNOLOGIES SUBMICRONIQUES
Towards highly flexible hardware architectures for high-speed data processing : a 100 Gbps network case study
Utilisation de langages de construction matérielle pour une exploration flexible des espaces de conception sur FPGA.
Vers des architectures matérielles hautement flexibles pour le traitement des données à très haut débit : cas d'étude sur les réseaux à 100 Gbps.