Borrione, Dominique.
Borrione, Dominique, 19..-...., informaticien
Dominique Borrione
VIAF ID: 28176185 ( Personal )
Permalink: http://viaf.org/viaf/28176185
Preferred Forms
- 100 1 _ ‡a Borrione, Dominique
- 100 1 _ ‡a Borrione, Dominique
-
-
- 100 1 _ ‡a Borrione, Dominique
-
-
- 100 1 _ ‡a Borrione, Dominique
-
- 100 1 _ ‡a Borrione, Dominique, ‡d 19..-...., ‡c informaticien
-
-
- 100 0 _ ‡a Dominique Borrione
4xx's: Alternate Name Forms (2)
Works
Title | Sources |
---|---|
Accélération de la simulation logique : architecture et algorithmes de LL3T | |
Advances in Design Methods from Modeling Languages for Embedded Systems and SoC’s : Selected Contributions on Specification, Design, and Verification from FDL 2009 | |
Une approche structurelle et comportementale de modélisation pour la vérification de composants VLSI | |
Une architecture mixte logicielle et matérielle pour le contrôle intelligent en temps réel | |
CHARME 2005 | |
CHDL | |
Computer hardware description languages and their applications : proceedings of the IFIP WG 10.2 tenth International Symposium on Computer Hardware Description Languages and Their Applications, Marseille, France, 22-24 April 1991 | |
Conception et contrôle de haut niveau pour les systèmes sur puce multiprocesseurs adaptatifs. | |
Conclusive formal verification of clock domain crossing properties | |
CONLAN Report | |
Construction and reduced models and symbolic model checking of industrial RTL designs. | |
Construction de modèles réduits et vérification symbolique de circuits industriels décrits au niveau RTL | |
Correct hardware design and verification methods : 13th IFIP WG 10.5 advanced research working conference, CHARME 2005, Saarbrücken, Germany, October 3-6, 2005 : proceedings | |
Description et simulation mixte analogique-numérique : analyse de VHDL analogique, réalisation d'un simulateur mixte | |
Design, Automation, and Test in Europe Conference and Exhibition : proceedings, March 9-12, 1999, Munich, Germany | |
Diagnostic des erreurs de conception dans les circuits digitaux : le cas des erreurs simples | |
Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks | |
FDL 2009 | |
Formal sequential equivalence checking of digital systems by symbolic simulation. | |
Une formalisation fonctionnelle des communications sur la puce | |
Formalizing on chip communications in a functional style. | |
FUNCTIONAL REPRESENTATION AND AUTOMATIC PROOF OF DIGITAL DEVICES. | |
Génération de test fonctionnel de circuits digitaux décrits avec un langage déclaratif : Lustre | |
High level design and control of adaptive multiprocessor system-on-chips | |
IFIP WG 10.2 Working Conference on from HDL Descriptions to Guaranteed Correct Circuit Designs (1986 : Grenoble, France). From HDL descriptions to guaranteed correct circuit designs, 1987: | |
Langages de description de systèmes logiques : propositions pour une méthode formelle de définition | |
LASCAR : un langage pour la simulation et l'évaluation des architectures d'ordinateurs | |
Méthodes et outils pour l'implémentation rapide et efficace d'algorithmes de vision par ordinateur sur des multiprocesseurs embarqués. | |
Methods and tools for rapid and efficient parallel implementation of computer vision algorithms on embedded multiprocessors | |
Mixed analog-digital description and simulation: Study of analog VHDL. Implementation of a mixed simulator. | |
Modélisation, validation et présynthèse de circuits asynchrones en SystemC | |
Représentation fonctionnelle et preuve automatisée de circuits digitaux | |
Sémantique fonctionnelle des micro-processeurs : l'environnement de spécification et de preuve "muSPEED | |
Semi-formal verification and automatic synthesis from PSL to HDL. | |
A software and hardware mixed architecture of intelligent real-time control. | |
Spécification comportementale temporelle dans un simulateur multi-niveaux | |
A structural and behavioral modeling approach for the verification of VLSI components. | |
Symbolic simulation of circuits described at the algorithmic level. | |
Synthèse automatique de circuits numériques à partir de spécifications temporelles | |
Synthèse de plateformes d’émulation et évaluation de NoCs pour les systèmes embarqués : vers les réseaux du futur. | |
Temporal behavior specification within multilevel simulator. | |
Temporal logic model checking: study and application to vhdl. | |
Validation de systèmes sur puce complexes du niveau transactionnel au niveau transfert de registres | |
Validation of asynchronous circuits specifications : methods and tools. | |
Validation of complex systems on a chip, from TLM level to RTL. | |
Vérification formelle concluante des propriétés des systèmes multi-horloges. | |
Vérification formelle de propriétés temporelles : étude et application au langage VHDL | |
Vérification formelle des circuits digitaux décrits en VHDL | |
Vérification formelle des résultats de la synthèse de haut niveau | |
Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques |