Zajc, Baldomir
Baldomir Zajc
VIAF ID: 273788066 (Personal)
Permalink: http://viaf.org/viaf/273788066
Preferred Forms
- 100 0 _ ‡a Baldomir Zajc
- 100 1 _ ‡a Zajc, Baldomir
-
-
- 100 1 _ ‡a Zajc, Baldomir
- 100 1 _ ‡a Zajc, Baldomir
-
-
- 100 1 0 ‡a Zajc, Baldomir
-
4xx's: Alternate Name Forms (3)
Works
Title | Sources |
---|---|
Computer as a tool | |
Diplomsko delo | |
Electronics, control and rebotics, telecommunications, computer techniques, education | |
Elektrotehnika | |
Enokartični mikroračunalnik | |
ERK 2012 | |
Eurocon 2003 | |
Integrated circuits for automatic control of crossroads | |
Integrirani nadzorni in krmilni mikrosistem : magistrska naloga | |
Integrirano vezje za krmiljenje semaforiziranega križišča : zaključna naloga | |
Med. Eletrotech. Conf. (6th : 1991 : Ljubljana, Slovenia). 6th Mediterranean ... c1991: | |
Načrtovanje digitalnih vezij s polji logičnih vrat | |
Polprevodniški elementi | |
Proceedings | |
Programmable prototyping system for image processing | |
Programmable system for emulation of digital circuits. | |
Računalniška minimizacija logičnih funkcij na osebnem računalniku : zaključna naloga | |
Raziskava električnega polja in porazdelitve koncentracije minorjev v nehomogeno dopirani bazi, s posebnim ozirom na profil nečistoč dvojnega fundiranja : magistrska naloga | |
Razmestitev perifernih celic integriranega vezja : zaključna naloga | |
Razvoj komunikacijskih sistemov in tehnologij : raziskovalni projekt : letno poročilo. | |
Razvoj polprevodniške elektronike do današnjih dni = Development of semiconductor electonics till nowdays | |
Rekonfiguracijske arhitekture vezij za obdelavo slik v realnem času : doktorska disertacija | |
Sensitivity model for delay optimization in VLSI circuits | |
Serijski vmesnik v programabilnem vezju : zaključna naloga | |
Šestnajsta mednarodna Elektrotehniška in računalniška konferenca, Portorož, 24 - 26. September 2007 : Elektronski vir = Sixteenth International Electrotechnical and Computer Science Conference | |
Simulacija funkcijskih napak v digitalnih integriranih vezjih | |
Sinteza digitalnih števcev : zaključna naloga | |
Sinteza nelinearnega modela za velike signale na osnovi optimalnih linearnih modelov. | |
Sistemi za upravljanje administrativnih postopkov v integralnem transportu : diplomska naloga | |
Snovanje domačih računalniških struktur in sistemov | |
Sočasno načrtovanje strojne in programske izvedbe video aplikacij v realnem času z uporabo konfigurabilne prototipne platforme | |
Strojna verifikacija vezij s sistemom za obrobno testiranje | |
Synthesis and simulation of HW/SW systems with performance estimation | |
Systolic implementation of the conjugate gradient algorithm in an adaprive echo canceller | |
Temperaturna stabilizacija delovne točke za GaAs laser s kontinuiranim sevanjem : zaključna naloga | |
Teoretični model za oceno povezljivosti FPGA vezij : diplomska naloga | |
Test generation for embedded modules | |
Test generation for technology-specific multi-faults based on detectable perturbations | |
Testiranje in optimiranje digitalnih integriranih vezij : doktorska disertacija | |
Testiranje kombinacijskih vezij : diplomska naloga | |
Ultrazvočni merilnik nivoja : zaključna naloga | |
A unified cost model for mini-cut partitioning with replication applied to optimization of large heterogeneous FPGA partitions | |
Univerzalni EPROM programator : zaključna naloga | |
Upper bound of the step size in LMS adaptive FIR filters. | |
Using spectral subtraction for suppression of noise in speech signals with analog integrated circuits | |
Verifikacija digitalnih vezij s programabilnim sistemom : diplomska naloga | |
Verižne nabojsko sklopljene strukture : diplomska naloga | |
Vezja s svetlobno PIN diodo : diplomska naloga | |
VHDL opis gradnikov 8-bitnih mikroprocesorskih vezij : diplomska naloga | |
Vmesnik med prototipnim FPGA sistemom in računalnikom : diplomska naloga | |
Zgornja meja za korak prilagajanja v LMS prilagodljivih filtrih s končnim odzivom |