Auvergne, Daniel, 19..-....
Auvergne, Daniel
VIAF ID: 694697 ( Personal )
Permalink: http://viaf.org/viaf/694697
Preferred Forms
- 100 1 _ ‡a Auvergne, Daniel
- 100 1 0 ‡a Auvergne, Daniel
- 100 1 _ ‡a Auvergne, Daniel, ‡d 19..-....
Works
Title | Sources |
---|---|
AUTOMATIC GENERATION OF CMOS STRUCTURES: DEFINITION OF OPTIMAL SIZING CRITERIA. | |
Conception de codeurs sigma-delta en technologie CMOS pour la conversion analogique-numérique haute résolution | |
Contribution à la détermination de critères d'optimisation des structures intégrées NMOS : développement d'une formulation explicite des retards | |
Contribution à l'étude et l'optimisation de structures de conversion spécifiques à la technologie CMOS | |
Contribution à l'implémentation d'un flot de conception de circuits intégrés basé sur une bibliothèque virtuelle | |
Contribution au développement du compilateur structurel P.R.I.N.T : algorithmes d'évaluation des performances temporelles des structures CMOS | |
Contribution to the optimization of a sub-micron design flow on the basis of pre-characterized cells. | |
CONTRIBUTION TO THE STRUCTURAL COMPILATION OF CMOS INTEGRATED CIRCUITS. | |
Contrôle de performance de circuits analogiques après la mise en boîtier | |
DESIGN AND OPTIMISATION OF INTERFACE CELLS. | |
Design of an exact arithmetic processor core. | |
Dimensionnement automatique de structures MOS pour générateur contrôlé par les performances | |
DYNAMIC CHARACTERIZATION OF CMOS TECHNOLOGIES. | |
Etude de la migration des charges dans les structures MOS Al-Al2O3-Si | |
Étude d'un cœur de processeur pour l'arithmétique exacte | |
Evaluation et optimisation de chemins combinatoires de circuits VLSI | |
GATE LEVEL DELAY PERFORMANCE MODELING OF SUBMICRONIC CMOS CIRCUITS. | |
Méthodologie de conception et d'optimisation de circuits ultrarapides pour télécommunications | |
Modèle de caractérisation d'une bibliothèque CMOS : définition d'une sélection optimale d'éléments | |
Optimisation des performances des mémoires EEPROM embarquées | |
PERFORMANCE MODELING AND OPTIMIZATION OF GALLIUM ARSENIDE DIGITAL STRUCTURES. | |
Performances improvement contribution to Bandgap reference voltage. | |
Performances temporelles de structures CMOS en submicronique profond : modélisation et calibration | |
Post packaging trimming technique on analog circuits. | |
Power and timing modelling for performance of integrated circuits, 1993: | |
A SIZING TOOL FOR PERFORMANCE DRIVEN CELL GENERATOR. | |
Spectroscopie différentielle des semiconducteurs : étude de la rigidité en température de la bande de valence, application aux alliages |