Chotin, Roselyne
Chotin-Avot, Roselyne, 1974-....
VIAF ID: 216135094 ( Personal )
Permalink: http://viaf.org/viaf/216135094
Preferred Forms
-
- 100 1 _ ‡a Chotin-Avot, Roselyne ‡d 1974-...
- 100 1 _ ‡a Chotin-Avot, Roselyne, ‡d 1974-....
4xx's: Alternate Name Forms (5)
Works
Title | Sources |
---|---|
Abstractions d'architectures matérielles pour une conception Agile d'applications performantes sur FPGA | |
Accélérateurs matériels RNS flexibles pour la cryptographie asymétrique à haute sécurité | |
Algorithm-Architecture Adaptation for Optical Flow on Embedded GPUs. | |
Approximate computing for embedded machine learning | |
Architectures matérielles pour l'arithmétique stochastique discrète | |
Architectures of self-controllable digital operators. | |
Calcul approximatif pour l'apprentissage automatique embarqué. | |
Chiffrement authentifié sur FPGAs de la partie reconfigurable à la partie static | |
Concevoir l'exploration de l'espace de traitement d'images et de systèmes embarqués. | |
Confiance matérielle : solutions de conception de verrouillage numérique | |
Description et compilation d'opérateurs arithmétique ad-hoc dans un contexte de synthèse de haut niveau. | |
Design space exploration of image processing algorithms on FPGAs | |
Hardware Trust : Design Solutions for Logic Locking. | |
Introducing shuffling into hardware architectures : a contribution to the security of AES cyphers in an IoT context. | |
Introduction d'aléas dans les architectures matérielles pour une contribution à la sécurisation de chiffreurs AES dans un contexte IoT | |
Méthodes pour la protection de la propriété intellectuelle des concepteurs de composants virtuels. | |
Methods for protecting intellectual property of IP cores designers | |
Offuscation transitoire pour la sécurité HLS : application à la sécurité du cloud, aux filigranes numériques et à la défense contre les virus type chevaux de Troie. | |
Performance of a Neural Network Accelerator Architecture and its Optimization Using a Pipeline-Based Approach | |
Sécurisation de l'exécution des applications contre les attaques par injection de fautes par une contre-mesure intégrée au processeur | |
Simulation accélérée par matériel et conception automatique d’architectures hétérogènes. | |
Spéculation temporelle pour accélérateurs matériels | |
Synthèse d'architectures de circuits FPGA tolérants aux défauts | |
System modeling of a reconfigurable RF interconnect architecture for manycore. | |
Timing speculation for hardware accelerators. | |
Transient obfuscation for HLS security : application to cloud security, birthmarking and hardware Trojan defense | |
Vol. 2. |