Accélérateurs d'Intelligence Artificielle à Base de Memristors à Faible Consommation d'Énergie utilisant le Calcul Dans/Proche de la Mémoire. |
|
Applications des technologies mémoires MRAM appliquées aux processeurs embarqués |
|
Architecture matérielle et logicielle favorisant l’exploitation par l’industrie de systèmes embarqués hétérogènes dont le matériel est dynamiquement adaptable. |
|
Architectures multi-processeurs adaptatives : principes, méthodes et outils. |
|
Communication et contrôle dans les architectures homogènes de circuits pour télécommunications |
|
Conception et développement d'un circuit multiprocesseurs en ASIC dédié à une caméra intelligente |
|
Conception et programmation efficace de systèmes multiprocesseurs sur puce. |
|
Contribution à la parallélisation automatique : un modèle de processeur à beaucoup de coeurs parallélisant. |
|
Contribution to the automatic parallelization : the model of the manycore parallelizing processor. |
|
Design for reliability techniques in embedded Flash memories. |
|
Design of a multiprocessor ASIC dedicated to smart camera. |
|
Design space exploration of distributed-memory accelerators. |
|
Détection d'Attaques Microarchitecturales dans des Dispositifs à Ressources Limitées avec un Mécanisme de Sécurité Local-Distant |
|
Dynamic sharing set for scalable cache coherence protocols. |
|
Dynamically reconfigurable architectures for systems on Chip. |
|
Efficient design and programming of multiple processors system on chip architectures |
|
Efficient Hardware-aware Neural Architecture Search for Edge Computing |
|
Energy-Efficient Memristor-Based Artificial Intelligence Accelerators using In/Near Memory Computing |
|
Enhancements in Embedded Systems Security using Machine Learning |
|
Environnement de Programmation Orienté Agent et Bio-Inspiré pour Plateformes Pervasives. |
|
Exploration d'architecture d'accélérateurs à mémoire distribuée |
|
EXPLORATION DE TECHNIQUES D’ALLOCATION DE TÂCHES DYNAMIQUES ET DISTRIBUÉES POUR MPSOCS DE LARGE ÉCHELLE. |
|
Exploration des solutions de reconfiguration dynamique pour améliorer la fiabilité des micro-réseaux à courant continu. |
|
Exploration of dynamic refiguration solutions for improved reliability in DC microgrids |
|
Exploration of multicore systems based on silicon integrated communication networks |
|
Exploration of reconfigurable tiles of computing-in-memory architecture for data-intensive applications. |
|
EXPLORATION OF RUNTIME DISTRIBUTED MAPPING TECHNIQUES FOR EMERGING LARGE SCALE MPSOCS |
|
Fault Tolerance and Reliability for Partially Connected 3D Networks-on-Chip. |
|
Gestion de la consommation basée sur l'adaptation dynamique de la tension, fréquence et body bias sur les systèmes sur puce en technologie FD-SOI |
|
Hardware and software architecture facilitating the operation by the industry of dynamically adaptable heterogeneous embedded systems. |
|
How can artificial neural networks composed of nanodevices learn ?. |
|
Innovative design of logic circuits and memories based on CMOS/Magnetic technology. |
|
Intégration de technologies de mémoires non volatiles émergentes dans la hiérarchie de caches pour améliorer l'efficacité énergétique |
|
Interactive analysis of spiking neural networks simulation traces |
|
Investigation des techniques de surveillance pour les systèmes intégrés auto-adaptatifs. |
|
Investigation of monitoring techniques for self-adaptive integrated systems |
|
Isolation physique contre les attaques logiques par canaux cachés basées sur le cache dans des architectures many-core. |
|
Machine learning techniques for multi-level and adaptive control in distributed compute systems. |
|
MicroAI : embedded artificial intelligence for human activity recognition on smart glasses. |
|
MicroIA : intelligence artificielle embarquée pour la reconnaissance d'activités physiques sur lunettes intelligentes |
|
Mise en oeuvre de mécanismes logiciels pour la détection et la prévention des attaques exploitant la micro-architecture des processeurs Intel x86. |
|
Modèles et protocoles de cohérence de données, décision et optimisation à la compilation pour des architectures massivement parallèles |
|
Modélisation et exploration d'architectures neuromorphiques pour les systèmes embarqués haute-performance |
|
MRAM applied to Embedded Processors Architecture and Memory Hierarchy. |
|
Neuro-inspired architectures for nano-circuits. |
|
On line-off line placement and scheduling of real time hardware tasks on dynamically reconfigurable platforms |
|
On the design of hybrid CMOS and magnetic memories, with applications to reconfigurable architectures.. |
|
Optimisation Automatique des Applications d'Apprentissage Profond sur Plateformes Matérielles Edges. |
|
Optimisation des ressources matérielles et logicielles d'un drone engagé dans une mission d'interception |
|
Placement et ordonnancement statique et dynamique de tâches matérielles temps réel sur plateformes reconfigurables dynamiquement. |
|
Power Management based on Dynamic Voltage, Frequency and Body Bias Scaling on System On Chip in FD-SOI technology. |
|
Protecting the content of externals memories in embedded systems, hardware aspect. |
|
Protection du contenu des mémoires externes dans les systèmes embarqués, aspect matériel |
|
Prototypage et émulation de systèmes électroniques complexes |
|
Reconfiguration of the hardware and software resources of an embedded radar system in an interception mission. |
|
Représentation dynamique de la liste des copies pour le passage à l'échelle des protocoles de cohérence de cache |
|
Réseaux de neurones à l'échelle nano. Quels modèles d'apprentissage ? |
|
Runtime multicore scheduling techniques for dispatching parameterized signal and vision dataflow applications on heterogeneous MPSoCs |
|
Rythmes et oscillations : une vision pour la nanoélectronique. |
|
Software-based Detection and Mitigation of Microarchitectural Attacks on Intel's x86 Architecture |
|
Spatial Isolation against Logical Cache-based Side-Channel Attacks in Many-Core Architectures |
|
Study of architectures dedicated to intelligent and energy efficient embedded systems. |
|
Support des communications dans des architectures multicœurs par l'intermédiaire de mécanismes matériels et d'interfaces de programmation standardisées |
|
Techniques d'apprentissage pour le contrôle adaptatif multi-niveaux du calcul distribué |
|
Techniques de conception en vue d'améliorer la fiabilité des mémoires Flash embarquées |
|
Techniques de simulation rapide quasi cycle-précise pour l'exploration d'architectures multicoeur |
|
Techniques d'ordonnancement en ligne pour la répartition d'applications flot de données de traitement de signal et de l'image sur architectures multi-cœur hétérogène embarqué. |
|
Tolérance aux fautes et fiabilité pour les réseaux sur puce 3D partiellement connectés |
|
Towards I/O-efficient Edge Intelligence algorithms : K-means and Random Forests. |
|
Vers des algorithmes d'apprentissage automatique économes en E/S pour les systèmes embarqués : application aux K-means et Random Forests |
|
Visualisation interactive de traces de simulation de réseaux neurones matériels à impulsions. |
|