Pelcat, Maxime, 1981- ....
Pelcat, Maxime
VIAF ID: 173051628 ( Personal )
Permalink: http://viaf.org/viaf/173051628
Preferred Forms
-
- 100 1 _ ‡a Pelcat, Maxime
- 100 1 _ ‡a Pelcat, Maxime
-
-
- 100 1 _ ‡a Pelcat, Maxime, ‡d 1981- ....
Works
Title | Sources |
---|---|
Algorithme et co-conception matérielle pour l'analyse multimodale de données TCSPC | |
Analyse du temps de réponse des applications de flux de données paramétrées sur des systèmes logiciels/matériels hétérogènes. | |
ArKalon | |
Codages optimisés pour la conception d'accélérateurs matériels de réseaux de neurones profonds | |
Complexity Control for Low-Power HEVC Encoding | |
Conception d'une caméra intelligente multi-vues à base de FPGA | |
Contrôle de la complexité pour l'encodage HEVC basse consommation d'énergie. | |
Deep-Learning Based Exploitation of Eavesdropped Images | |
Déploiement d'applications à boucles intensives sur des architectures multiprocesseurs hétérogènes. | |
Embedded computer systems : architectures, modeling, and simulation : 19th International Conference, SAMOS 2019, Samos, Greece, July 7-11, 2019, Proceedings | |
Étude des performances de la reconfiguration partielle dans le cadre d’accélération des algorithmes de traitement d’images sur des caméras intelligentes basées sur FPGA. | |
Exploitation d’Images Interceptées Basée Apprentissage Profond. | |
From algorithm to hardware co-design for multimodal information retrieval of TCSPC data. | |
High-Level Approach for the Acceleration of Algorithms on CPU/GPU/FPGA Heterogeneous Architectures. Application to Radar Qualification and Electromagnetic Listening Systems. | |
Intégration des Processus d’Apprentissage Profond sur des Plateformes Hétérogènes Embarquées GPU/FPGA. | |
Machine learning techniques for multi-level and adaptive control in distributed compute systems. | |
Memory Study and Dataflow Representations for Rapid Prototyping of Signal Processing Applications on MPSoCs | |
Optimisation énergétique de processus de traitement du signal et ses applications au décodage vidéo. | |
Optimized coding techniques for the design of deep neural network hardware accelerators. | |
Prototypage Rapide et Génération de Code pour DSP Multi-Coeurs Appliqués à la Couche Physique des Stations de Base 3GPP LTE | |
Rapid prototyping and dataflow-based code generation for the 3GPP LTE enodeB physical layer mapped onto multi-core DSPS. | |
Reconfigurable hardware acceleration of CNNs on FPGA-based smart cameras | |
Runtime multicore scheduling techniques for dispatching parameterized signal and vision dataflow applications on heterogeneous MPSoCs | |
Techniques d'apprentissage pour le contrôle adaptatif multi-niveaux du calcul distribué | |
Techniques d'ordonnancement en ligne pour la répartition d'applications flot de données de traitement de signal et de l'image sur architectures multi-cœur hétérogène embarqué. |