Bossuet, Lilian, 1975-....
Bossuet, Lilian
VIAF ID: 172179470 ( Personal )
Permalink: http://viaf.org/viaf/172179470
Preferred Forms
- 100 1 _ ‡a Bossuet, Lilian
-
- 100 1 _ ‡a Bossuet, Lilian ‡d 1975-...
- 100 1 _ ‡a Bossuet, Lilian, ‡d 1975-....
Works
Title | Sources |
---|---|
Canaux Auxiliaires dans les Navigateurs : Applications à la Sécurité et la Vie Privée. | |
Caractérisation, évaluation et utilisation du jitter d'horloge comme source d'aléa dans la sécurité des données | |
Characterization, evaluation and utilization of clock jitter as source of randomness in data security. | |
Chiffrement authentifié sur FPGAs de la partie reconfigurable à la partie static | |
Conception de matériel salutaire pour lutter contre la contrefaçon et le vol de circuits intégrés | |
Conception d'un crypto-système reconfigurable pour la radio logicielle sécurisée | |
Conception et prototypage de décodeurs de codes correcteurs d'erreurs à partir de modèles comportementaux | |
Conception of salutary hardware to fight against counterfeiting and theft of integrated circuits. | |
Contrôle de flux d'information par utilisation conjointe d'analyse statique et dynamique accélérée matériellement | |
Corrosion properties of 17-4 PH martensitic stainless steel obtained by additive manufacturing. | |
Crypto-processor – architecture, programming and evaluation of the security | |
Cryptographie légère intrinsèquement résistante aux attaques physiques pour l'Internet des objets. | |
Design and prototyping of error-correcting code decoders from behavioural models. | |
Design flow and formal models for desynchronization of synchronous designs. | |
Détection d'Attaques Microarchitecturales dans des Dispositifs à Ressources Limitées avec un Mécanisme de Sécurité Local-Distant | |
Durabilité de l'acier inoxydable martensitique 17-4 PH obtenu par fabrication additive | |
Electromagnetic attacks on true random number generators. | |
Etude d'attaques matérielles et combinées sur les "System-on-chip" | |
Etude et conception d'une structure BIST pour convertisseur analogique-numérique | |
Étude et implantation d'algorithmes de compression vidéo optimisés H.264/AVC dans un environnement conjoint matériel et logiciel | |
Etude et implémentation de contre-mesures matérielles pour la protection de dispositifs de cryptographie ECDSA | |
Etude et implémentation de mécanismes de protection d'exécution d'applications embarquées | |
Évaluation et considération de la sécurité dans les systèmes de gestion d’architectures multi-coeurs. | |
Exploration de l'espace de conception des architectures reconfigurables | |
Fault Injection Attacks on Embedded Applications : Characterization and Evaluation. | |
Flot de conception et modèles formels pour la désynchronisation de circuits synchrones | |
Foundations of hardware IP protection | |
Générateurs de nombres aléatoires pour la cryptographie : Conception, sécurisation et évaluation. | |
Génération d'aléa dans les circuits électroniques numériques exploitant des cellules oscillantes | |
A hardware-accelerated information flow control monitor by joint use of static and dynamic analysis. | |
Hardware Acceleration for Homomorphic Encryption | |
Hardware and combined attacks on the "System-on-Chip". | |
Implantations de primitives cryptographiques adaptées aux besoins du véhicule connecté. | |
Improvement of the verification process of architectures generated by high-level synthesis tools. | |
Introducing shuffling into hardware architectures : a contribution to the security of AES cyphers in an IoT context. | |
Introduction d'aléas dans les architectures matérielles pour une contribution à la sécurisation de chiffreurs AES dans un contexte IoT | |
Isolation physique contre les attaques logiques par canaux cachés basées sur le cache dans des architectures many-core. | |
Lightweight cryptography intrinsically resistant to physical attacks for the Internet of Things.. | |
Méthodes pour la protection de la propriété intellectuelle des concepteurs de composants virtuels. | |
Methods for protecting intellectual property of IP cores designers | |
Mise en oeuvre de mécanismes logiciels pour la détection et la prévention des attaques exploitant la micro-architecture des processeurs Intel x86. | |
Modélisation de fautes utilisant la description RTL de microarchitectures pour l'analyse de vulnérabilité conjointe matérielle-logicielle | |
Modelling and characterization of physically unclonable functions | |
Offuscation transitoire pour la sécurité HLS : application à la sécurité du cloud, aux filigranes numériques et à la défense contre les virus type chevaux de Troie. | |
Oscillating rings for randomness generation in logic devices. | |
PAnTHErS : a tool for analyzing and exploring homomorphic encryption algorithms. | |
PAnTHErS : un outil d'aide pour l'analyse et l'exploration d'algorithmes de chiffrement homomorphe | |
Physical Unclonable Functions for Security of life cycle of a cyber-physical object. | |
Primitives de sécurité à base de mémoires magnétiques | |
PUF based Secure Computing for Constraint Cyber Physical Object. | |
Remote hardware attacks on connected devices | |
Secure hardware accelerators for post-quantum cryptography. | |
Securing embedded systems based on FPGA technologies | |
Sécurisation de l'exécution des applications contre les attaques par injection de fautes par une contre-mesure intégrée au processeur | |
Sécurisation d'un environnement matériel de confiance (Trusted Execution Environement). | |
Sécurité des implémentations cryptographiques face aux attaques par canaux auxiliaires basées sur des techniques d'apprentissage profond | |
Sécurité et confiance pour les circuits intégrés sans fil. | |
Security and Trust for Wireless Integrated Circuits | |
Security of cryptographic implementations against side-channel attacks based on deep learning techniques. | |
The security of heterogeneous systems. | |
Side Channels in Web Browsers : applications to Security and Privacy | |
SoC physical security evaluation. | |
Software-based Detection and Mitigation of Microarchitectural Attacks on Intel's x86 Architecture | |
Spatial Isolation against Logical Cache-based Side-Channel Attacks in Many-Core Architectures | |
Studies and implementation of hardware countermeasures for ECDSA cryptosystems. | |
Study and Implementation of Algorithms for H.264/AVC Compression in a Hardware and Software Environment. | |
Study and implementation of an execution environment for heterogeneous reconfigurable architecture. | |
Techniques de Test Pour la Détection de Chevaux de Troie Matériels en Circuits Intégrés de Systèmes Sécurisés | |
Testing Techniques for Detection of Hardware Trojans in Integrated Circuits of Trusted Systems. | |
Timing attacks : modelization and protections. | |
Tirer parti du masquage logique pour faciliter les méthodes de détection des chevaux de Troie hardware | |
Toward new Real-time operating system providing reliability for dynamically reconfigurable systems. | |
Towards a better comprehension of deep learning for side-channel analysis | |
Transient obfuscation for HLS security : application to cloud security, birthmarking and hardware Trojan defense | |
True random number generators for cryptography : Design, securing and evaluation | |
Utilisation des fonction physiques non clonages pour la Securisation des systemes embarques | |
Vers des nouveaux services RTOS offrant la fiabilisation des systèmes reconfigurable dynamiquement | |
Vers une meilleure compréhension de l'apprentissage profond appliqué aux attaques par observations. |