Gogniat, Guy, 19..-....
Gogniat, Guy
VIAF ID: 161067248 ( Personal )
Permalink: http://viaf.org/viaf/161067248
Preferred Forms
-
-
- 100 1 _ ‡a Gogniat, Guy
- 100 1 _ ‡a Gogniat, Guy
-
- 100 1 _ ‡a Gogniat, Guy, ‡d 19..-....
Works
Title | Sources |
---|---|
Algorithm-architecture matching for signal and image processing : best papers from design and architectures for signal and image processing 2007 & 2008 & 2009 | |
ARCHITECTURE GENERIQUE ET SYNTHESE DES COMMUNICATIONS POUR LA CONCEPTION CONJOINTE DE SYSTEMES EMBARQUES LOGICIEL/MATERIEL | |
CoProcessor generator for real-time data flow processing FPGA. | |
Développement et évaluation de solutions de protections des DRAM et MRAM contre l'attaque Rowhammer. | |
Dynamic and partial reconfigurable embedded systems design with UML | |
Ensuring microarchitectural isolation in processors. | |
Etude d'attaques matérielles et combinées sur les "System-on-chip" | |
Étude et conception de mécanismes de rupture et de filtrage de protocoles industriels. | |
Étude et conception de méthodes de protection face aux attaques par corruption de mémoire pour systèmes embarqués dans le contexte de l'Internet des Objets. | |
Évaluation et considération de la sécurité dans les systèmes de gestion d’architectures multi-coeurs. | |
EXPLORATION DE TECHNIQUES D’ALLOCATION DE TÂCHES DYNAMIQUES ET DISTRIBUÉES POUR MPSOCS DE LARGE ÉCHELLE. | |
Exploration-exploitation trade-off in MIMO detection : algorithms and implementation. | |
Exploration of multicore systems based on silicon integrated communication networks | |
EXPLORATION OF RUNTIME DISTRIBUTED MAPPING TECHNIQUES FOR EMERGING LARGE SCALE MPSOCS | |
Flot de conception système sur puce pour radio logicielle | |
Générateur de coprocesseur pour le traitement de données en flux (vidéo ou similaire) sur FPGA. | |
Generic architecture and communication synthesis for codesign of mixed hardware/software embedded systems. | |
Handling design issues related to reliability in MPSoC at functional level | |
Hardware and combined attacks on the "System-on-Chip". | |
Hardware implementation of homomorphic encryption. | |
Hardware Trojan Detection and Prevention through Logic Testing. | |
Hierarchical reconfiguration management for heterogeneous cognitive radio equipments | |
Une hiérarchie mémoire protégée contre les attaques par canaux auxiliaires | |
High level simulation of distributed operating system for hardware and software exploration of heterogeneous multi-nodes architectures. | |
Implantation matérielle de chiffrements homomorphiques | |
Implantations de primitives cryptographiques adaptées aux besoins du véhicule connecté. | |
Intrusion detection with deep learning for in-vehicle networks | |
Isolation physique contre les attaques logiques par canaux cachés basées sur le cache dans des architectures many-core. | |
Méthodes de caractérisation et de surveillance des variations technologiques et environnementales pour systèmes reconfigurables adaptatifs | |
Méthodes et modèles pour la vérification formelle de l'attestation à distance sur microprocesseur | |
Méthodologie pour la conception de systèmes numériques complexes avec l'objectif fiabilité : modélisation et simulation de la fiabilité au niveau d'abstraction fonctionnel. | |
Mise en oeuvre de mécanismes logiciels pour la détection et la prévention des attaques exploitant la micro-architecture des processeurs Intel x86. | |
Modèles et protocoles de cohérence de données, décision et optimisation à la compilation pour des architectures massivement parallèles | |
Modélisation et contrôle de la reconfiguration : application aux systèmes embarqués dynamiquement reconfigurables | |
Modélisation et simulation d'attaque laser sur des circuits sécuritaires | |
Modélisation, implémentation et caractérisation de circuits générateurs de nombres aléatoires vrais pour la certification de crypto-processeurs | |
MRAM applied to Embedded Processors Architecture and Memory Hierarchy. | |
MuVArch : une approche de méta-modélisation pour la représentation multi-vues des architectures hétérogènes embarqués | |
Nested loop parallelism to optimize execution time and code size. | |
Offuscation transitoire pour la sécurité HLS : application à la sécurité du cloud, aux filigranes numériques et à la défense contre les virus type chevaux de Troie. | |
Parallélisme des nids de boucles pour l'optimisation du temps d'exécution et de la taille du code | |
Rapid prototyping methodology of MPSoC systems on hardware reconfigurable plateform. | |
Real-time multi-target tracking : a study on color-texture covariance matrices and descriptor/operator switching | |
Research on virtualisation technlogy for real-time reconfigurable systems | |
Résistance des circuits cryptographiques aux attaques en faute | |
Safe and secure model-driven design for embedded systems. | |
Secure Processors with respect to Micro Architectural Attacks. | |
Securing access to and from devices in a RISC-V multicore architecture used for virtualization. | |
Securing embedded systems based on FPGA technologies | |
Sécurisation des accès aux périphériques et depuis les périphériques dans une architecture multicœur RISC-V utilisée pour la virtualisation | |
Sécurisation matérielle de processeurs embarqués face aux attaques par injection de fautes | |
Securisation of the exececution of applications against fault injection attacks by a counter-measure integrated into the processor. | |
Sécurité haut débit pour les systèmes embarqués à base de FPGAs | |
Security Trends for FPGAS : From Secured to Secure Reconfigurable Systems | |
Simulation de haut niveau de systèmes d'exploitations distribués pour l'exploration matérielle et logicielle d'architectures multi-noeuds hétérogènes | |
Software-based Detection and Mitigation of Microarchitectural Attacks on Intel's x86 Architecture | |
Spatial Isolation against Logical Cache-based Side-Channel Attacks in Many-Core Architectures | |
Strategies for securing cache memories against software side-channel attacks. | |
Study and design of protection methods against memory corruption attacks for embedded systems in the context of the Internet of Things.. | |
Study and implementation of an execution environment for heterogeneous reconfigurable architecture. | |
Suivi temps-réel : matrices de covariance couleur-texture et commutation automatique de descripteur/opérateur. | |
System-on-chip design flow for Software Defined Radio. | |
Systèmes de cryptocalculs, compilation et support d'exécution | |
Techniques pour la sécurisation des infrastructures de test. | |
Testing Techniques for Detection of Hardware Trojans in Integrated Circuits of Trusted Systems. | |
Timing attacks : modelization and protections. | |
Toward dynamically reconfigurable high throughput multiprocessor Turbo decoder in a multi-mode and multi-standard context | |
Transient obfuscation for HLS security : application to cloud security, birthmarking and hardware Trojan defense | |
True random numbers generators : modelisation and implementation in FPGA. | |
Vers la reconfiguration dynamique des turbo décodeur haut débit dans un contexte multi-modes et et multi-standard . | |
Virtualization of communications in a heterogeneous and dynamically reconfigurable platform. | |
Zip-CNN. |