Valero, Mateo
Valero Cortés, Mateo
Valero Cortés, Mateo 1952-
Mateo Valero Cortés
Valero, M.
Valero, M. (Mateo)
VIAF ID: 10725577 ( Personal )
Permalink: http://viaf.org/viaf/10725577
Preferred Forms
- 100 0 _ ‡a Mateo Valero Cortés
-
-
- 100 1 _ ‡a Valero Cortés, Mateo ‡d 1952-
- 100 1 _ ‡a Valero, M.
-
-
- 100 1 _ ‡a Valero, Mateo
-
-
-
- 100 1 0 ‡a Valero, Mateo
4xx's: Alternate Name Forms (23)
Works
Title | Sources |
---|---|
Acto de investidura del grado de doctor honoris causa Universidad de Zaragoza, 11 de febrero de 2011 | |
Advanced stream prediction | |
Analysis and architectural support for parallel stateful packet processing | |
Arquitectura de computadores : un enfoque cuantitativo | |
Bandwidth of crossbar and multiple-bus connections for multiprocessors | |
Computadores de altas prestaciones | |
Los Computadores esos locos cacharros : discurso del académico | |
Comunicaciones por satélite: hacia las redes 3D | |
Content aware architectures | |
Content aware asymmetric clustered processor simulator | |
Contribución al diseño de redes locales de microcomputadores | |
Controlador para disco flexible en doble densidad adaptado a MUBUS | |
La Cultura del esfuerzo | |
Desarrollo del software para un nudo de red local de uC que realice un conmutador de paquetes | |
Diseño de un sistema de pesaje industrial con célula de carga y microprocesador | |
Evaluación de arquitecturas vectoriales avanzadas con registros cortos | |
Exploring coordinated software and hardware support for hardware resource allocation | |
Fetch improvement mechanisms for next-generation processors | |
Heterogeneity-awareness in multihreaded multicore processors | |
Heuristics for register-constrained software pipelining | |
High performance computing : third international symposium, ISHPC 2000, Tokyo, Japan, October 16-18, 2000 : proceedings | |
High Performance Embedded Architectures and Compilers : First International Conference, HiPEAC 2005, Barcelona, Spain, November 17-18, 2005, Proceedings | |
HiPC 2000 | |
Improving Accuracy and Speeding Up Document Image Classification Through Parallel Systems | |
Improving cache behavior in CMP architectures through cache partioning techniques | |
La inteligencia artificial explicada a los humanos | |
Internat. Conf. on Appl. Specific Array Processors (5th : 1991 : Barcelona, Sp.). Proceedings of the International Conference ... c1991: | |
Low power instructions issue queue design for out of order processors | |
Memory instruction bypassing | |
Modem acústico para transmisión digital en aplicación a microordenadores | |
Multithreaded vector architectures | |
Network and Parallel Computing : 15th IFIP WG 10.3 International Conference, NPC 2018, Muroran, Japan, November 29 – December 1, 2018, Proceedings | |
On mapping selected graph problems onto VLSI array processors | |
Optimització del rendiment del sistema de memòria en multiprocessadors vectorials | |
Optimizing VLIW architectures for multimedia applications | |
Parallel computing and transputer applications | |
Particionado y transformación DBT para la resolución de problemas matriciales en procesadores sistólicos | |
Principios de diseño digital | |
Procesador de comunicaciones para redes locales con topología multipunto | |
Programming, debugging, profiling and optimizing transactional memory programs | |
Protocolo ordenador - N terminales inteligentes | |
Quality of service for simultaneous multithreading processors : QoS for SMT processors | |
Recursos anchos : una técnica de bajo coste para explotar paralelismo agresivo en códigos numéricos | |
Reducción de conexiones en la organización multiple-bus : estudio general | |
Reducción de interferencias en sistemas multiprocesadores | |
Reducing the impact of register presure on software pipelined loops | |
Runahead threads | |
Shared queues and arbitration techniques for packet switching multistage interconnection networks | |
Solving matrix problems with no size restriction on a systolic array processor | |
Speculative vectorization for superscalar processors | |
Supercomputación : curso | |
Swing modulo scheduling : a lifetime-sensitive approach | |
Vector multiprocessors with arbitrated memory access |